(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-132408 (P2000-132408A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl. ⁷		識別記号	F I		テーマコード(参考)
G06F	9/455		C06F 9/4	44 310A	
	9/45		11/3	34 S	
	11/34		9/4	44 322F	

7 A*		審查請求	未請求 請求項の数12 OL (全 55 頁)
(21)出顧番号	特願平11-299576	(71)出顧人	000005223
(22) 出顧日	平成11年10月21日(1999. 10. 21)		富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
(31)優先権主張番号 (32)優先日 (33)優先権主張国	09/176112 平成10年10月21日(1998.10.21) 米国(US)	(72)発明者	リチャード エー. レティン アメリカ合衆国, ニューヨーク 10003, ニューヨーク, フィフス アベニュ 25, ナンパー6シー
		(74)代理人	10007/517 弁理士 石田 敬 (外4名)

最終頁に続く


(54) 【発明の名称】 コンピュータアーキテクチャエミュレーションシステム

(57)【要約】

【課題】 変換元オペレーティングシステム上で最適化 を実行しつつターゲットオブジェクトコードの動的コンパイル及び変換を実行する。

【解決手段】 ターゲットコードのコンパイル及び最適化は、実時間で動的に実施される。コンパイラは、32 ビットと言った大きいオーダーの命令を処理するホストプロセッサが、16ビット、18ビットと言った、より小さいオーダーの命令を処理するターゲットプロセッサをエミュレートできるように、テンプレートベースの変換及び解釈に関するエミュレーションを改善する分析及び最適化を行う。プログラム実行の間、変換プログラムはブランチ動作を記録する。ブランチ動作が実行された回数が閾値を越えたとき、ブランチの変換先はコンパイルのためのシードとなり、シードとシードの間のコード部分はセグメントとして定義される。

図 1



【特許請求の範囲】

【請求項1】 変換先コンピュータアーキテクチャシステム上で変換元コンピュータアーキテクチャをエミュレートするコンピュータアーキテクチャエミュレーションシステムであって、

変換元オブジェクトコードを対応する変換されたオブジェクトコードにそれぞれ変換し、該変換元オブジェクトコードのブランチ命令の実行数を決定するインタプリタと、

対応するブランチ命令の実行数が閾値を越えたときに該変換元オブジェクトコードの命令をセグメントにグループ化し、該セグメントを動的にコンパイルするコンパイラと、

を具備するコンピュータアーキテクチャエミュレーションシステム。

【請求項2】 前記インタプリタ及び前記コンパイラは、実時間でマルチタスキングオペレーティングシステムにて同時に動作するタスクである、請求項1に記載のコンピュータアーキテクチャエミュレーションシステム。

【請求項3】 変換先コンピュータアーキテクチャシス テム上で変換元コンピュータアーキテクチャをエミュレートするコンピュータアーキテクチャエミュレーション システムであって、

変換元オブジェクトコードを、対応する変換されたオブジェクトコードに、それぞれ変換すると共に、それぞれが変換されたオブジェクトコード命令の実行の間に、実時間で変換元オブジェクトコードのブランチ情報をプロファイルする複数のインタプリタと、

前記複数のインタプリタの何れかからの変換元オブジェクトコード命令を、変換元オブジェクトコードに於ける対応するブランチ命令に基づいてセグメントにグループ化し、対応するブランチ命令の実行数が閾値より大きいとき、変換元オブジェクトコードのセグメントを動的にコンパイルするコンパイラと、

を具備するコンピュータアーキテクチャエミュレーションシステム。

【請求項4】 前記複数のインタプリタの各々は、ブランチ命令をプロファイルすると共に、閾値を越えなかったブランチ命令を、ブランチロガーをコールして記憶する、請求項3に記載のコンピュータアーキテクチャエミュレーションシステム。

【請求項5】 変換先コンピュータアーキテクチャシステム上で変換元コンピュータアーキテクチャをエミュレートするコンピュータアーキテクチャエミュレーションシステムであって、

変換元オブジェクトコードを対応する変換されたオブジェクトコードにそれぞれ変換するインタプリタであって、変換元オブジェクトコードのブランチ命令を、各ブランチ命令に関する実行数を記憶すると共にその実行数

を閾値と比較することによって、プロファイルし、閾値 を越えたブランチ命令をシードとして指定するインタプ リタと、

該シードに基づいて、変換元オブジェクトコード命令を セグメントにグループ化し、前記インタプリタによる変 換及びプロファイリングの間に、変換元オブジェクトコ ードのセグメントを動的にコンパイルするコンパイラ と、

を具備するコンピュータアーキテクチャエミュレーションシステム。

【請求項6】 各セグメントは、対応するシードに基づいて変換元オブジェクトコードを最適化した結果得られた命令を含み、

各セグメントは、単位として導入及び非導入される、 請求項5に記載のコンピュータアーキテクチャエミュレ ーションシステム。

【請求項7】 前記インタプリタによって決定されたブランチ命令のブランチプロファイル情報を記憶するブランチロガーを更に具備し、該ブランチプロファイル情報は、ブランチアドレス、ブランチサクセサ、非ブランチサクセサ、ブランチ実行カウント、及びブランチテイクンカウントを含むとともに、ブランチ命令のエミュレーションの間に、前記インタプリタによって記録される、請求項6に記載のコンピュータアーキテクチャエミュレーションシステム。

【請求項8】 命令実行処理が所定の実行率でタイムリーに実行されていない場合に、前記コンパイラは、プロファイルを用いて実行状態を追跡し、ブランチカウントが所定数を下回っているか否かをチェックし、ページフォールトのようなブランチ情報を記録するためのオブジェクトコードを作成する、請求項6に記載のコンピュータアーキテクチャエミュレーションシステム。

【請求項9】 実行数を含む変換元オブジェクトコード におけるブランチ命令のプロファイル情報を記憶するブランチロガーであって、頻繁に実行されるブランチ命令 のプロファイル情報を記憶するキャシュと、頻繁には実行されないブランチ命令のプロファイル命令を記憶するブランチログと、を含むブランチロガー、を更に具備し、

プロファイル情報は、ブランチアドレス情報とブランチ 変換先情報とを組み合わせてキャシュに組織されるとと もに、該プロファイル情報は、複数のグループに、該グ ループへのエントリの降順に記憶される、

請求項6に記載のコンピュータアーキテクチャエミュレーションシステム。

【請求項10】 前記コンパイラは、

変換元オブジェクトコードのセグメントを選択し、該シード及び該ブランチのプロファイル情報に基づいてコンパイルするブロックピッカであって、オリジナル命令を記述する制御フローグラフを生成し、そのグラフをコン

パイルするブロックピッカと、

該制御フローグラフを命令の線形リストへと平坦化する ブロックレイアウトユニットと、

オリジナル命令を変換されたコードセグメント命令に実際にコンパイルする最適化コード発生ユニットと、

を更に含む、請求項6に記載のコンピュータアーキテクチャエミュレーションシステム。

【請求項11】 多重タスキング変換先コンピュータアーキテクチャ上で変換元コンピュータアーキテクチャをエミュレートする多重タスキングコンピュータアーキテクチャエミュレーションシステムであって、

変換元オブジェクトコードを対応する変換されたオブジェクトコードにそれぞれ変換し、変換元オブジェクトコードのブランチ命令の実行数を決定するインタプリタタスクと、

多重タスキング変換先コンピュータアーキテクチャ上で前記インタプリタタスクと共に動作するコンパイラタスクであって、対応するブランチ命令の実行数が閾値を越えたとき変換元オブジェクトコードの命令をセグメントにグループ化し、このセグメントを動的にコンパイルするコンパイラタスクと

を具備する多重タスキングコンピュータアーキテクチャエミュレーションシステム。

【請求項12】 前記多重タスキングコンピュータアーキテクチャエミュレーションシステムは動的変換システムであり、前記多重タスキングコンピュータアーキテクチャシステムは、

前記インタプリタタスクによって送られるコンパイル要求の率と、前記コンパイラタスクによって完成されるコンパイルの率とを、閾値を変えることによってコンパイラタスクが遊休状態に入らないようにしつつ、等しくするソフトウェアフィードバック、

を更に具備する、請求項11に記載の多重タスキングコンピュータアーキテクチャエミュレーションシステム。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、第2のオペレーティングシステムをエミュレートするため、ホスト処理システム上で動作するオブジェクトコード変換プログラムの技術に関し、更に詳しくは、ホストプロセッサオブジェクトコード命令セットを有するホストプロセッサの実行時に、オリジナルオブジェクトコード命令セットの分析及び計算を実時間で行う動的オブジェクトコード変換プログラムの技術に関する。

[0002]

【従来の技術】オブジェクトコード変換プログラムの分野では、1つのコンピュータ用に開発されたオブジェクトコードを、異なるコンピュータアーキテクチャを有する別のコンピュータ用に変換することが必要になる。そうしたオブジェクトコード変換方法には、"静的オブジ

ェクトコード変換方法"と称する従来の方法があり、この方法では、命令文はその実行以前に、先ず第2のコンピュータアーキテクチャのオブジェクトコードに変換される。また、第2の従来方法としては、"動的オブジェクトコード変換方法"と称する方法があり、この方法では、命令を実行する間に、第1のオブジェクトコードを第2のオブジェクトコードに変換する。

【0003】静的オブジェクトコード変換方法の技術では、実行時間は変換に要する時間による影響を受けない。しかし、静的オブジェクトコード変換の実行に当たっては、変換されたオブジェクトコードの物理サイズは大きくなる。言い換えれば、静的オブジェクトコード変換方法では、変換されたオブジェクトコードの操作ステップ数の増加は避けられない。その結果、変換されたオブジェクトコードのパフォーマンスは悪くなり、非能率となる問題がある。

【0004】他方、動的オブジェクトコード変換方法では、静的オブジェクトコード変換方法に較べて、変換されたオブジェクトコードの物理サイズは相対的に小さくなる。しかし、この従来型の動的オブジェクトコード変換方法は、まれにしか使用しないオブジェクトコードも含めて、全てのオブジェクトコードが変換されてしまうと言う問題を抱えている。言い換えれば、従来型動的オブジェクトコード変換方法は、何回も実行されるオブジェクトコードの効率的な認識ができず、効率を犠牲にして、オリジナルオブジェクトコードの変換に必要な時間を増加せしめている。

[0005]

【発明が解決しようとする課題】したがって、本発明の目的は、従来技術の諸問題に取り組むと共に、変換されたオブジェクトコードの動的最適化を行うオブジェクトコード変換プログラムを提供することにある。

【0006】また、本発明の他の目的は、コンパイラがコンパイルを完了するまで、主要プログラムをプロファイルすることである。コンパイラはこのプロファイルを用いて、主要プラグラムをコンパイルし、かつ最適化する。

【0007】また、本発明の更に他の目的は、動的最適 化及びコンパイル時に、変換されてないコードから変換 されたコードへのジャンプ動作を可能にすることであ る。

【0008】また、本発明の更に他の目的は、コンパイラに送られた変換要求数と変換完了数との差を計算する ソフトウェアフィードバックを備えた動的最適化オブジェクトコード変換プログラムを提供することである。

【0009】また、本発明の更に他の目的は、1つのマシン語表現によるコンピュータプログラムをその実行時に、他のマシン語表現によるコンピュータプログラムに動的に変換することである。

【0010】更にまた、本発明の目的は、変換元オブジ

ェクトコードのブランチ (分岐) に対応する複数のシードから変換用のセグメントを決定する動的オブジェクトコード変換プログラムを提供することである。

[0011]

【課題を解決するための手段】本発明の目的は、変換先 コンピュータアーキテクチャシステムに関して、変換元 コンピュータアーキテクチャをエミュレートするコンピ ュータアーキテクチャエミュレーションシステムによっ て達成される。このシステムは、変換元オブジェクトコ ードを対応する変換されたオブジェクトコードにそれぞ れ変換し、変換元オブジェクトコードのブランチ命令の 実行数を決定するインタプリタと、対応するブランチ命 令の実行数が閾値を越えたとき、変換元オブジェクトコ ードの命令をセグメントにグループ化し、このセグメン トを動的にコンパイルするコンパイラとを含んでいる。 【0012】更に、本発明の目的は、変換先コンピュー タアーキテクチャシステムに関して、変換元コンピュー タアーキテクチャをエミュレートするコンピュータアー キテクチャエミュレーションシステムによって達成され る。このシステムは、変換元オブジェクトコードを、対 応する変換されたオブジェクトコードに、それぞれ変換 すると共に、それぞれが変換されたオブジェクトコード 命令の実行の間に、実時間で変換元オブジェクトコード のブランチ情報をプロファイルする複数のインタプリタ と、これら複数のインタプリタの何れかからの変換元オ ブジェクトコード命令を、変換元オブジェクトコードに 於ける対応するブランチ命令に基づいてセグメントにグ ループ化すると共に、対応するブランチ命令の実行数が 閾値より大きいとき、変換元オブジェクトコードのセグ メントを動的にコンパイルするコンパイラと、を含んで いる。

【0013】また更に、本発明の目的は、変換先コンピュータアーキテクチャシステムに関して、変換元コンピュータアーキテクチャをエミュレートするコンピュータアーキテクチャエミュレーションシステムによって達成される。このシステムは、変換元オブジェクトコードを対応する変換されたオブジェクトコードにそれぞれ変換すると共に、変換元オブジェクトコードのブランチ命令を、各ブランチ命令に関する実行数を記憶し、その実行数を閾値と比較することによってプロファイルし、閾値を越えたブランチ命令をシードとするインタプリタと、このシードに基づいて、変換元オブジェクトコードの命令をセグメントにグループ化し、上記インタプリタによる変換及びプロファイリングの間に、変換元オブジェクトコードのセグメントを動的にコンパイルするコンパイラと、を含んでいる。

【0014】また更に、本発明の目的は、多重タスキング変換先コンピュータアーキテクチャに関して、変換元コンピュータアーキテクチャをエミュレートする多重タスキングコンピュータアーキテクチャエミュレーション

システムによって達成される。このシステムは、変換元 オブジェクトコードを対応する変換されたオブジェクト コードにそれぞれ変換し、変換元オブジェクトコードの ブランチ命令の実行数を決定するインタプリタタスク と、対応するブランチ命令の実行数が閾値を越えたと き、変換元オブジェクトコードの命令をセグメントにグ ループ化し、このセグメントを動的にコンパイルする多 重タスキング転送先コンピュータアーキテクチャの上記 インタプリタと共に動作するコンパイラタスクと、を含 んでいる。

【0015】本発明のこれら及びその他の目的、並びに その利点は、添付図面を参照して以下に述べる本発明の 好適実施形態の説明から容易に理解されよう。

[0016]

【発明の実施の形態】好適実施形態の詳細な説明 添付図面にその例を示す本発明の好適実施形態について 詳細に説明する。尚、添付図面中、同一参照番号は同一 要素を示すものとする。

【0017】本発明の第1実施形態

I. システムの概観

本発明は全体として最適化オブジェクトコード変換プログラム(optimizing object code translator) (以下、"OOCT"と言う)に関し、プログラムはコンピュータアーキテクチャエミュレーションシステムの一部として、マイクロプロセッサ命令セットの動的コンパイルを実行する。実行時以前には、アプリケーション命令セットへの単純なアクセスもないから、コンパイルは動的である。オブジェクトコード変換システムの一部としてコンパイラを使用することによって、このシステムはテンプレートベースの変換及びテンプレートベースの解釈(int erpretation)に関するエミュレーション性能を改善する分析及び最適化を行うことができる。

【0018】エミュレーション用のホストプロセッサは、例えばインテル社のPentium Pro等、市場で入手可能なものが好ましい。Pentium Pro の命令セットアーキテクチャは、サイズの異なるデータを容易に操作できるので、16ビット及び18ビットのオブジェクトコード命令両者のエミュレーションが楽に行える。16ビット及び18ビットオブジェクトコード命令は、第2のプロセッサ、例えば富士通社のKーシリーズプロセッサ側のオリジナルアプリケーションに対して設計することもできる。

【0019】意味のあるコンパイラ型最適化の実施は、命令のフローグラフに関する情報が有る時に、はじめて可能になる。伝統的なコンパイラでは、最適化を開始する以前に、全ルーチンが完全に解析されるから、フローグラフが与えられ、そして十分に定義される。00CTの場合はこれとは違って、プログラムを走らせる前には、メモリイメージに於ける命令の記憶場所は未知である。このことは、命令はその長さを種々変化すると共に、非命

令データセットを任意に介在させているからである。全 ての結合点が命令中にあるため、命令の記憶場所は未知 となる。

【0020】それ故、フローグラフを決めるには、プログラムを走らさなければならない。初めに、インタプリタがプログラムを走らせる。インタプリタはプログラムの実行に当たって、1つのブランチオペレーションを実行する毎に、それに関する情報を00CTに報告する。この情報ロギング(記録)から、幾つかの命令及び幾つかの結合点が識別される。プログラムの進行につれて、フローグラフに関する情報は全体として決して完全とは言えないまでも、より完全になって行く。00CTシステムは、フローグラフについての部分情報によっても動作するように設計されている。即ち、システムは最適化を潜在性のある不完全なフローグラフで実行し、より多くの情報が利用可能になったとき、最適化コードをそれと交換できるように構成されている。

【0021】動的コンパイルは、インタプリタによって収集されたプロファイリング情報に基づいて、テキストのどの部分を最適化すべきかを選択する。或るブランチの実行回数が閾値を越えた時、そのブランチの変換先がコンパイル用のシード(seed)となる。このシードは、1つのユニットとしてコンパイルされるK命令の一部分を解析するための始点である。このユニットをセグメントと呼ぶ。

【0022】セグメントは、シードからオリジナルプロセッサ命令を最適化した結果生じるホストプロセッサ命令を含んでいる。セグメントは1つのユニットとして導入されたり、導入されなかったりする。インタプリタがOOCTをコールして、ブランチについて報告すると、OOCTはその報告に変換先コードが在れば、制御をセグメントに移行すること選択する。同様に、セグメントは制御をインタプリタへ返却移行するためのコードを含んでいる。

【0023】セグメント自身は、オリジナルプログラムからの可能なフロー経路のサブセットを表すだけの不完全なものであっても良い。しかし、この不完全な代表性は、エミュレーションの正確な動作を妨げるものではない。オリジナルコードを介して新たな予想外のフロー経路が生じた場合には、制御フローはインタプリタに戻り、その後、同セグメントは新たな制御フローのために置き換えられる。

【0024】II. OOCTコードの構造

本発明の実施形態によれば、OOCTは従来のオペレーティングシステム環境、例えばウインドウズ環境下で動作する。しかし、本発明の第2実施形態によれば、第2のオペレーティングシステム、例えば富士通社のKOI オペレーティングシステムのエミュレーションファームウエアとリンクして構成することもできる。

【0025】III. アーキテクチャ

図1は、00CTシステム100の高レベルアーキテクチャを示す。また、図1は、2つのタスク、即ちインタプリタ110及びコンパイラ104を示す。多重タスクオペレーティングシステムの下では、インタプリタ110及びコンパイラ104は同時に動作する。2つのタスクは共にブランチロガー112によってブランチログにアクセスすることができ、またコンパイルされたコードセグメント108にもアクセスすることができる。更に、インタプリタ110はコンパイラに対してコンパイル要求を送ることができる。2つのタスク間に於ける通信に関しては、以下の通信に関する項でより完全な説明を行う。

【0026】コンパイル制御フロー

図2は、オリジナルコードの1つのセクションをコンパイルするための制御フローと共に、00CT100の主要構成要素を示す。主な00CT処理段階は以下の通りである。先ず、インタプリタ110はブランチロガー112と交信して、ブランチ情報をプロファイルする。次いで、ブランチロガー112はシード選択法を用いて、どのシードをコンパイラ104に送るかを決定する。次に、ブロックピッカ114はシードとブランチプロファイル情報を用いて、コンパイルするオリジナルコードの1つのセクションを選択する。次いで、ブロックピッカ114は、コンパイルするオリジナル命令を描く制御フローグラフ(CFG)を生成し、このCFGをブロックレイアウトユニット116に渡す。

【0027】次いで、ブロックレイアウトユニット116は、制御フローグラフを命令の線形リストに単層化する。最適化コード発生ユニット118は、オリジナル命令を実際にコンパイルし、変換コードセグメント命令を生成する。この生成された変換コードは最終的には、変換されるセグメントに関する情報と共に、セグメント導入ユニット120に渡される。このユニット120は、このコードをインタプリタ110が利用できるようにする。

【0028】OOCT実行時の制御フロー

図3は、00CTの通常実行時に於ける制御フローを示す。インタプリタ110がコードを実行している間に、或る命令を実行する際には、00CTはブランチロガー112に入ることができる。ブランチロガー112は、インタプリタ110に戻るか、或いはブランチの変換先が既にコンパイルされている場合には、コンパイルされたコードの導入されたセグメントの1つに入ることができる。このコンパイルされたコードから、セグメントからセグメントへの遷移をするか、又はインタプリタ110をコール(呼出)して単一オリジナル命令を実行するか、又はインタプリタ110に変すことができる。の制御をインタプリタ110に渡すことができる。

【0029】本願の第1実施形態に関する説明は、以下

の各項に分けて行う。第1の項では、インタプリタ11 0とコンパイラ104のインタフェースについて述べる。第2の項では、00CT用のインタプリタ110について実施した修正について述べる。第3の項では、コンパイラ104について述べる。そして最後の項では、ウィンドウズのテスト環境について説明する。

【0030】本発明の第2実施形態から第9実施形態までの説明は、第1実施形態の説明の後に続けて行う。 【0031】IV. 通 信(共通ユニット)

インタプリタ110とコンパイラ104は、幾つかの方法で相互に通信を行う。インタプリタ110は、ブランチロガー112と交信することによって、ブランチ情報をブランチログに記録する。また、コンパイラ104はブランチログを読むことが可能である。コンパイラ104はコンパイルされたコードセグメントを生成し、それらを変換テーブル中のそれぞれのエントリポイントに格納する。インタプリタ110は変換テーブルを読むことができる。また、インタプリタ110はコンパイラ104に対し、バッファを介してシードアドレスを送る。この交信にコンパイラ104及びインタプリタ110両者

が用いる変換元コードは、共通ディレクトリにある。この項では、如何に通信が行われるかについて述べる。 【0032】共用OOCTバッファ

コンパイラ104とインタプリタ110との間の全ての 通信は、大きな共用メモリ領域である00CTバッファを介して行われる。また、或る通信では、インタプリタ110とコンパイラ104の間でメッセージのやりとりをするのに、システムコールを用いる。

【0033】以下に述べるテーブル1は、00CTバッファの静的割当(配分)部分を示す。バッファの残りの部分は、異なるデータ構造用として以下のテーブル2に示すように動的に割当られる。00CTバッファの静的割当部分の中の或るフィールドは、動的割当部分のデータ構造を指す。これらのポインタは、それらが何を指しているかを示す上付数字を有している。例えば、静的割当部分のゾーンフィールドは、数字2を有する動的割当部分のゾーンメモリデータ構造を指す。

[0034]

【表1】

テーブル1:00℃Tバッファの静的割当部分

フィールド	オフセット	内容
jump table	Oh	インタプリタ110のエントリポイントアレイ、例えば $1C$ _FBTCHO2、 IU _PGMxx等。 00 CT_INIT はこれらを書き込み、コンパイラ 10 4はこれらを読み取る。コンパイラ 10 4はインタプリタ 110 0へのジャンプを発生するのにこれらを用いる。
trans_master_ target_table [†]	1000h	ポインタアレイ、ASPアドレスの各ページについて1つ与えられる。ASPが使用しないページのポインタは0. ASPが使用するページのポインタはODCTバッファの動的割当部分のアレイを指す(以下参照)。
unallocated	41004h	バッファの動的割当部分の第1不使用バイトを指すポインタ。初期化時にのみ使用。
leagth_left	41008h	バッファの動的割当部分の残りのバイト 数。初期化時にのみ使用。
num_execs	4100Ch	インタプリタ110の数。

[0035]

【表2】

テープル 1 (続き)

フィールド	オフセット	内 容
zones²	41010h	OOCTパッファの動的割当部分に於けるゾーンメモリに対するポインタ。OOCT INI Tはこれを書き込み、コンパイラ104 はこれを読み取る。コンパイラ104 はこれを読み取る。コンパイラ104 コンパイル動作時にゾーンメモリを使用する。
zone length	41014h	ゾーンメモリ量。COCT_INIT によって書き込まれ、コンパイラによって読み取られる。
segments ^s	41018h	00CTバッファの動的割当部分に於けるセグメントメモリに対するポインタ。00CT INIT はこれを書き込み、コンパイラ 1 0 4 はこれを読み取る。コンパイラ 1 0 4 はセグメントメモリを用いてコンパイルされたコードを記憶する。
segments_length	4101Ch	セグメントメモリ量。OOCT_INIT によっ て書き込まれ、コンパイラによって読み 取られる。
branch_ll tables4	41020h	00CTバッファの動的割当部分に於けるレベル1 (L 1) プランチキャシュ構造に対するポインタ。
branch_record_ free_list ⁵	4102 4 h	DOCTバッファの動的割当部分に於ける不 使用のBRANCH_RECORD 構造リスト。

[0036]

テーブル1(続き)

【表3】

フィールド	オフセット	內 容
branch_header_table ⁶	41028h	BRANCH RBCORD 構造を含むハッシュ デーブル。このデーブルは00CTバッ ファに動的に割当てられる。
branch_log_lock	4102Ch	プランチログに書き込むために保持 されねばならないロック。
branch_seed_buffer	41030h	インタプリタ110がコンパイラ1 04にシードを送るのに使用するバ ッファ。
num_monitor_seed_ messages	41060h	インタプリタ110がコンパイラ104に送ったメッセージ数を告げるカウンタ。但し、この段階でコンパイラ104の動作は完了していない。
seed_threshold mode	41064h	インタブリタ110にシードのピックアップ方法を示すフラグ。シードはOOCT_DEBUG_MODE 又はOOCT_PERFORMANCE_MODE の何れかである。
sced_production_ threshold	41068h	ブランチの宛先がコンパイラ104 のシードとなる以前に、ブランチが 実行しなければならない回数の閾値 。
trickle_flush_11_ rate	4106Ch	プランチがキャッシュからフラッシュ (クリア) され、メモリに書き戻される以前に、プランチをLlキャッシュに於いて更新できる回数。
seeds sent	41070h	不使用
seeds handles	41074h	不使用

テーブル1 (続き)

フィールド	オフセット	内 容
exit	41078h	コンパイラ104はこのフラグを用いて、インタプリタ110に対し、コンパイラ104が信号受信後遮断したことを告げる。
segment_exit	4107Ch	コンパイルされたコードがexitにジャンプするインタプリタ110のエントリポイント。このエントリポイントに於けるコードは必要に応じてロックを解く。
segment_exit_ interp	41080h	コンパイルされたコードが解釈せねばならない命令と共に終了点にジャンプするインタプリタ110のエントリポイント。このエントリポイントは必要に応じてロックを解除する。
segment exit_log	41084h	コンパイルされたコードが非固定プランチ命令と共に終了点にジャンプするインタプリタ110のエントリポイント。このエントリポイントに於けるコードは必要に応じてロックを解除する。
sbe_impl	41088h	コンパイルされたコードがSBE命令を 実行するためにコールするインタプリタ 110のエントリポイント。
cc_impl .	4108Ch	コンパイルされたコードがCC命令を実 行するためにコールするインタプリタ1 10のエントリポイント。
mv_impl	41090h	コンパイルされたコードがMV命令を実 行するためにコールするインタプリタ1 10のエントリポイント。

[0038]

【表5】

テープル 1 (続き)

フィールド	オフセット	内 咨
mv_impl_same_size	41094h	両ストリングの長さが同じ時、コンパイ ルされたコードがMV命令を実行するた めにコールするインタプリタ110のエ ントリポイント。
segment lock_ mousetrap	41098h	コンパイルされたコードが依然としてロックを保持しているかを確認するためにコールするインタプリタ 1 1 0 のエントリポイント。デバッギング時にのみ使用。
breakpoint_trap	4109СЬ	コンパイルされたコードがデバッガを停止するためにコールするインタプリタ1 10のエントリポイント。デバッギング 時にのみ使用。
segment gates	410A0h	SECUMENT_GATE 構造のアレイ。SECUMENT GATE はコンパイルされたコードのセグ メントをロックするのに使用する。
gate_free_list	710A0h	現在未使用のEGUMENT _GATE リスト。
ooct_stack_ bottom ⁷	710A4h	コンパイラ104のスタックの最下位ア ドレス。DOCTバッファの動的割当部分内 のポイント。
ooct_stack_top ⁷	710A8A	コンパイラ 1 0 4 のスタックの最上位ア ドレス。00CTパッファの動的割当部分内 のポイント。

テーブル1 (続き)

フィールド	オフセット	内 容
build_options	710ACh	インタプリタ110を構成するのに用いられるオプション。OOCT compiler start では、コンパイラ104はインタプリタが同じオプションで構成されたかをチェックする。
code zone²	710B0h	動的に割当られたメモリ領域に対するポインタ。コンパイラ104はこのメモリを用いてターゲット命令アレイを一時的に生成する。コンパイル終了時、このアレイはセグメントメモリにコピー後、削除される。

【0040】のCTバッファの動的割当部分に於いては、データ構造のサイズは幾つかの変数に依存する。その1つは、オリジナルプロセッサのためのオペレーティングシステム、例えば富士通社のASPが使用するシステムページの数である。変換対象となる命令を含むASPアドレススペースの各ページに対して、変換テーブルには1つの変換されたページがある。もう1つの変数は、システムが記録(ログ)することを予想するブランチ命令の数である。現在、BRANCH RECORDアレイ及びブランチへッダテーブルのサイズに影響を与えるブランチ命令数

は、2²⁰と予想する。各タスク毎に1つのキャシュがあるから、インタプリタ110の数は、L1ブランチロガーキャシュのサイズに影響を与える。

【0041】図4は、各種変数を設定した時の00CTバッファの概略図である。この図4に於いて、ASPのページ数はASP命令について10MB、インタプリタ110の数は4、そして00CTバッファ全体のサイズは128MBでる。

[0042]

【表7】

テーブル2:000 Tバッファの動的割当部分

	T
名 称	内 容
Translation Table ⁴	ASPによって使用される各ページに対して、 変換テーブルに於いて1ページ当たり I 6 K B が割当てられる。 サイズ=システムページ数 * 1 6 K B。
BRANCH_RBCORD array	ASPに於いて幾つのブランチ命令が発生する かを予想する(現在2 ²⁰ を予想)、そして各々 について1つのBRANCH_RBCORD を割り当てる。 サイズ=2 ²⁰ *24パイト=24MB。
Branch header table ⁵	各予想ブランチに関するBRANCH_RBCORD に対して1つのポインタがある。 サイズー2 ²⁰ *4バイトー4MB。
Branch L1 caches	タインタプリタ110には、4つのBRANCH L1_RECORDから成るセットを32セット有する1つのキャシュがある。サイズ=Num execs * 32 * 4 * 24バイト。最大サイズ=16 * 32 * 4 * 24バイト=49152バイト。
DOCT stak ⁷	1 M B スタック。
Zone memory ²	残余メモリのパーセンテージはゾーンメモリ用 に使用される。現在、メモリの50%が使用さ れる。
Segment memory ⁸	残余メモリのパーセンテージはセグメントメモ リ用に使用される。現在、メモリの50%が使 用される。

【0043】ブランチログ(ブランチロガー112) ブランチログデータ構造は、BRANCH RECORDアレイ、ブ ランチヘッダテーブル、及びブランチL1キャシュから 成っている。ブランチロガー112の動作説明について は、以下に述べるインタプリタ修正に関する項を参照さ れたい。この項では、インタプリタ110からコンパイ ラ104への情報通信に関して、ブランチログがどの様 に使われるかを説明する。

【0044】図4は、初期化の後の00CTバッファを示す。種々の領域のサイズは基準化して示してある。例えば、00CTバッファのサイズは128MB、ASPページ数は2560、インタプリタ110の数は2、及びブランチ命令の予想数は220として示してある。

【0045】コンパイラ104は、ブランチログから、 条件付きブランチ命令が何回実行され、また何回実行されなかったかを読み取る。コンパイラは、この情報を2 つの方法で使用する。第1に、コンパイラ104が命令を解析するとき、コンパイラは、最も頻繁に実行された命令だけの解析する。条件付きブランチ命令が発生した場合、コンパイラは、それが何回分岐したか、何回分岐しなかったかをチェックする。第2に、コンパイラ104がコードを発生するとき、コンパイラはブランチ命令の直ぐ後に条件付きブランチの最も相応しいサクセサ

(後継)命令を置く。これによって発生コードの高速実行を可能にする。どのサクセサが最も相応しいかを決めるのに、コンパイラ104はブランチログ情報を利用する。詳細については、以下に述べるコンパイラ情報を参照されたい。

[OO46] BRANCH Get Record(ooct/compiler/branch.c)

コンパイラ104がブランチログ情報を読み取る際、コンパイラはブランチ命令のアドレスを用いてBRANCH_ Get Record手続きをコールする。この手続きは、ブランチログ内のブランチを参照し、BRANCH_ RECORDアレイの要素の1つにポインタを戻す。斯うして、コンパイラ104は、ブランチ命令が何回実行されたか、何回分岐されたか、そして実行も、分岐もされなかったか回数を知ることができる。

【 O O 4 7 】変換テーブル (TRANS UNIT)

変換テーブルは、ASPアドレススペースの全ての命令に関する情報を含んでいる。変換テーブルは、命令がブランチの変換先であるか否か(JOIN)、命令がコンパイラ104にシードとして送られたか否か(BUFFERED)、及びセグメントに対するコンパイルされたコードのエントリポイントがあるか否かを記録する(ENTRY)。00CTが初期化されると、変換テーブルはクリヤされる。ブランチ情報が記録されると、それらの変換先がJOINポイントとして記録される。もしブランチが閾値より多くの回数実行すると、変換先はコンパイラ104にシードとして送られ、変換テーブルエントリはBUFFEREDとマークされる。コンパイラ104が変換されたバージョンをコンパイルし終わった後、コンパイラは、変換テーブルのエントリポイントのアドレスを記憶し、それらをENTRYとして記録する。

【0048】図5(a)、(b)及び(c)は、本発明の好適実施形態による変換テーブルの構造を示す。図5(a)に示すように、ASPアドレスは2つの部分に分かれている。高位20ビットはページ番号、そして低位12ビットはページオフセットである。

【0049】図5(b)は、ページ番号が第1レベル変換テーブルに於いてインデックスとして利用されることを示している。ASPが作用するページは第1レベルページである。ASPが使用しないページは、そのページ番号を持つ命令が決してないから、ポインタを有することはない。ポインタは第2レベルの変換テーブルを指す。ページオフセットをポインタに加えることによっ

て、変換テーブルのエントリが与えられる。

【0050】図5(c)が示すように、各エントリは32ビットの長さを持ち、そのフィールドは図の底部に示されている。第1ビットは、ASP命令がジョインポイントか否かを示す。第2ビットは、命令のためのセグメントエントリポイントがあるか否かを示す。第3ビットは、命令がコンパイラ104に対してシードとして送られたか否かを示す。変換テーブルエントリの他のビットは、もし1で有れば命令にに関するエントリポイントのアドレスであり、エントリポイントがなければゼロである。

【0051】Kマシンアーキテクチャは可変長命令を有しているから、変換テーブルは命令中央にあるアドレス及びデータアドレスを含む全てのASPアドレスに対するエントリを有している。このことはテーブルを非常に大きくするが、アドレスに対して変換テーブルエントリを位置づける仕事を簡単にする。変換テーブルの構造は図5(a)、(b)及び(c)に示されている。上記のように、第2レベルの変換テーブルは、全てのASPアドレスに対して32ビットのエントリを有している。それ故、ASPが10MBのスペースを使用する場合には、第2レベル変換テーブルは40MBを使用する。変換テーブルのエントリを読み取り、書き込みする手続き及びマクロは幾つかある。即ち、

[OO52] TRANS Set Entry Flag(ooct/common/trcommon.h)

TRANS_Set Entry Flagマクロは、変換テーブルエントリのフラグの1つ、JOIN、ENTRY 又はBUFFEREDをonにする。このマクロはロックプレフィックス(lock prefix)を持つアセンブリ言語命令を使用して、ビットを最小単位に(atomically)セットする。

[OO53] TRANS Reset Entry Flag(ooct/common/trcommon.h)

TRANS_Reset Entry Flagマクロは、変換テーブルエントリのフラグの1つ、JOIN、ENTRY 又はBUFFEREDをoffにする。このマクロは、ロックプレフィックスを持つアセンブリ言語命令を使用してビットを最小単位にリセットする。

[OO54] TRANS Entry FlagP(ooct/common/trcommon.h)

TRANS_ Entry FlagP マクロは、変換テーブルエントリのフラグの1つ、JOIN、ENTRY 又はBUFFEREDの状態を読み取り、そして戻す。

[OO55] TRANS Test And Set Entry Flag (ooct/common/trcommon.h)

TRANS_Test_And Set_Entry Flag手続きは、フラグの1つ、JOIN、ENTRY 又はBUFFEREDの状態を最小単位で読み取り、それが既にonされていなければonし、手続きをコールする前のフラグの状態に戻す。

[OO56] TRANS Set Entry Address(ooct/comm

on/trcommon.h)

TRANS Set Entry Address 手続きは、変換テーブルエントリのエントリポイントアドレスを書き込む。この手続きでは、ロックプレフィックスを持つアセンブリ言語命令を使用してアドレスを最小単位で書き込む。セグメントロッキングがない場合、エントリポイントアドレスはターゲット命令のアドレスであるが、セグメントロックキングがある場合には、SEGMENT GATEデータ構造のアドレスであることに注意。

[0057] TRANS Get Entry Address(ooct/common/trcommon.h)

TRANS Get Entry Address 手続きは、変換テーブルエントリのエントリポイントアドレスを読み取り、そして戻す。セグメントロッキングがない場合、エントリポイントアドレスはターゲット命令のアドレスであるが、セグメントロックキングがある場合には、 SEGMENT GATEデータ構造のアドレスであることに注意。

【0058】セグメント

セグメントは、KOI システムが実行するコンパイルされたコードの単位である。以下に述べるコンパイラ104のマテリアルは、どの様にしてセグメントが生成され、そして削除されるかについて説明する。この項では、コンパイラ104はセグメントについて、どの様にインタプリタ110に告げるか、インタプリタ110はどの様にしてセグメントに入り、其処から出るか、及びコンパイラ104はインタプリタ110に対して、1つのセグメントの使用を停止し、他のセグメントに切り換えるよう、どの様に命令するか、について説明する。

【0059】セグメントが生成されると、インタプリタ 110が入ることが可能な幾つかのASP命令アドレス がある。これらアドレスの各々に対して、コンパイラ1 04はセグメントへのエントリポイントを生成する。エントリポイントはセグメントに於ける特別な点であって、インタプリタ110は其処にジャンプすることができる。セグメント内の他の点では、コンパイルされたコードは或る値がレジスタにあると想定するので、其処にジャンプすることは安全ではない。これらエントリポイントが何処にあるかをインタプリタ110に知らせるため、コンパイラ104は各 n番目の TRANS Get Entry Address について、TRANS Set Entry Address s をコールする。

【0060】インタプリタ110は、コンパイルされたコードがブランチロガー112に入る時、コンパイルされたコードに関してチェックを行う。コンパイルコードはTRANS_Entry FlagPをコールし、現在のASPアドレスがエントリポイントを持っているかを調べる。もし持っていれば、TRANS_Get Entry Addressをコールして、アドレスを読み取る。セグメントロッキングがonの場合には、コンパイルされたコードはセグメントをロックする(以下参照)。もしoffであれば、コ

ンパイルされたコードは、エントリポイントにジャンプする。コンパイルされたコードは、何時ブランチロガーから出るかを決定する。通常、この決定は、同じセグメントの部分ではない命令を実行する必要があるときに起こり、決定後、インタプリタ110にジャンプする。

【0061】コンパイラ104は、1つのコンパイルされたコードセグメントを削除し、もう1つ他のコンパイルされたコードセグメントを使用するよう、インタプリタ110に命令することができる。コンパイラ104は、変換テーブルエントリのENTRY ビットをoffにし、エントリポイントアドレスを変更し、再度ENTRY ビットをonにする。

【0062】セグメントロッキング

セグメントロッキングは、OOCTシステムの任意選択の機能である。システムの稼働と共にブランチロガー112はより多くの情報を得るから、コンパイラ104は古いセグメントよりも更に良い新たなバージョンのセグメントを作成することができる。コンパイラ104はセグメントロッキングによって、古いセグメントを新しいセグメントに換え、古いセグメントが使用したメモリを再生使用することができる。しかし、生憎なことに、セグメントロッキングはブランチロガー112及びコンパイルされたコードを低速化してしまう。そこで、OOCTコードを実行する時間と、それに使用するスペースとの間にはトレードオフ(交換)がある。この項では、セグメントロッキングの動作について説明する。

【0063】セグメントロッキングコードは2つの主要な部分を有している。第1の部分はセグメントロッキング実施部分を除く00CTシステム全ての部分に対するインタフェースである。このインタフェースは、セグメントが4つの明確な状態の1つにだけ入ることができ、明確な方法でそれらの状態を変更することを保証する。第2の部分はセグメントロッキング自身の実施部分であって、上記インタフェースによる保証を満足する。

【0064】設計セグメントが取ることのできる状態はテーブル3に示されている。セグメントは到達可能か、又は到達不能かの何れかの状態を取ると共に、ロック又アンロックの状態を取る。セグメントは、変換テーブルに1つ以上のエントリポイントがあるとき到達可能であり、変換テーブルにセグメントへのエントリポイントがないとき到達不能である。エントリポイントは、ロック及び命令アドレスを含む構造である。1つ以上のインタプリタ110によって同時に使用されるロックは、幾つのインタプリタ110がエントリポイント及びそれを含むセグメントを使用したかをカウントする。セグメントの1つ以上のエントリポイントがロックされたとき、セグメントはロックされ、セグメントの全てのエントリポイントがアンロックされる。

【0065】コンパイラ104は、セグメントが到達不

能、且つアンロックの状態にあれば、セグメントの再生使用及び削除ができるが、セグメントが到達可能又はロックの状態にあれば、セグメントの再生使用はできない。コンパイラ104がセグメントを生成すると、全てのセグメントは状態U/Uにある。コンパイラ104が変換テーブルにエントリポイントを書き込むと、セグメントは状態R/Uに移動する。インタプリタ110のセグメントへの入出に応じて、セグメントは状態R/Lに移動し、また状態R/Uに戻る。コンパイラ104は、古いセグメントと同じ命令を変換する新たなセグメントを生成することができる。この場合、コンパイラは変換テーブルに古いセグメントのエントリポイントを上書きし、そのセグメントを到達不能とする。コンパイラ10

4がセグメントの最終エントリを上書きするとき、インタプリタ110がそれを使用している場合には、セグメントは状態R/LからU/Lに移動し、使用していない場合には、セグメントは状態R/UからU/Uに移動する。結局、セグメントを使用する全てのインタプリタ110はロックを解放し、セグメントは状態U/Uを取る。このとき、何れのインタプリタ110もセグメントを使用しておらず、そこにも入れないから、コンパイラ104はセグメントの再生使用もできるし、またセグメントの削除もできる。

[0066]

【表8】

テーブル3:セグメントが取りうる状態

状 態	到 達	ロック	状態の説明
ט∕ט	否	否	何れのインタブリタ110もセグメントを使用せず、セグメントには入れない。コンパイラは何時でもセグメント削除できる。
R/U	可	否	1 つを除く他のインタプリタ110 はセグメントを使用していない。
R/L	可	.च	1つ以上のインタプリタ110がセグメント 及びその他を使用している。
U/L	否	可	1つ以上のインタプリタ110がセグメント を使用するが、その他を使用していない。

【0067】図6は、本発明の実施形態によって、インタプリタ110がセグメント122に入り、其処から出るまでを示す図である。図中央のセグメント122は、コンパイラ104によって作られたコードの単位である。セグメント122は、インタプリタ110によって使用される際には、常時ロックされていなければならない。従って、ロックカウンタ(図示せず)は、インタプリタがセグメント122にはいる以前には増分(加算)され、セグメント122から出た後は減分(減算)される。インタプリタ110は、エントリポイントをルックアップできず、エントリポイントを最小単位にロックするから、ロック後にエントリポイントが変化しなかったかを決定しなければならない。

【0068】図7は、コンパイラがセグメントを生成し、インタプリタ110によるセグメントへの到達を可能にし、古いセグメントへの到達を不能にし、そして古いセグメントを削除する方法を示す。ステップS200に於いて、コンパイラ104は新しいセグメントを生成し、関連するエントリポイントを変換テーブルに加える。エントリポイントがステップS200に加えられると、古いエントリポイントは書き換えられる。これによって、古いエントリポイントは到達不能となり、従ってタスク(例えば、インタプリタ110又はコンパイラ104)がそれをロックオン状態に保持していなければ、再利用できる。古いエントリポイントは再生使用リスト(図示せず)に書き込まれる。

【0069】ステップS202は、コンパイラ104がどの様に再生使用リストを使用するかを示す。ステップS202はエントリポイントがロックされているか否かをチェックする。エントリポイントがロックされていなければ、エントリポイントはどのインタプリタ110によっても使用されておらず、それ故、このエントリポイントを有するセグメントから取り除くことができる。しかし、そのセグメントが最早エントリポイントを持っていなければ、セグメントはタスク(例えば、インタプリタ110又はコンパイラ104)によって使用されず、如何なるタスクもそのセグメントには入れない。それ故、そのセグメントは削除することができる。

【0070】セグメントロッキングインタフェースは、00CTの殆どの部分が同期に関する詳細を無視することを許す。その理由は、セグメントは常に明確な状態にあり、そして全ての状態遷移は最小単位で起きるからである。しかし、セグメントロッキングコード内部では、インテルターゲットは、ハードウェアに於けるそうした複雑な動作を支持しないから、遷移は最小単位で起きてはいない。それ故、セグメントロッキングコードは遷移を自動的にさせる。

【0071】実 施

インタプリタ101及びコンパイラ104の実行手続きは、図6及び図7にそれぞれ図示されている。これら2つの手続きは、確実に遷移が自動的に行われるように共働する。以下の説明に於ける括弧内の参照番号は、図6

及び図7を参照する。

【0072】セグメントインタフェースの4つの状態の間には、6つの可能な遷移があり、それらは4つのグループに分かれる。第1の遷移は、コンパイラ104がセグメントのエントリポイントを変換テーブルに書き込むことによって、セグメントを到達可能にしたときのもので、U/UからR/Uへの遷移である(*6)。コンパイラ104は変換テーブルに書き込みができる唯一のタスクであるから、この遷移を自動的にするのに如何なる同期も必要ない。

【0073】第2の遷移グループは、R/UからU/U の遷移と、R/LからU/Lへの遷移である。これらの 遷移は、コンパイラ104がセグメントの最終エントリ ポイントを変換テーブルに上書きした時に起こる(*30 6)。コンパイラ104は変換テーブルに新たなエント リポイントを書き込むことができるが、インタプリタ1 10はエントリポイントを最小単位に読み取ることがで きず、それをロックする(*301、*302)。従って、 インタプリタ110は、1つの動作でエントリポイント を読み取り、もう1つの動作でそれをロックしなければ ならない。もしインタプリタ110が、変換テーブルか ら古いエントリポイントを読み取り、次いでコンパイラ 104が新たなエントリポイントを書き込み、そしてイ ンタプリタ110が古いエントリポイントをロックする としたら、これは潜在的問題を露呈することになる。こ の場合、コンパイラ104は、エントリポイントは到達 不能であるが、インタプリタ110はセグメントに入れ ると想定する。これは誤りである。この問題を防止する ため、インタプリタ110は変換テーブルがロッキング 後、同じエントリポイントを含んでいるかをチェックす る(*303)。変換テーブルが同じエントリポイントを 含んでいれば、エントリポイントは到達可能であり、安 全にセグメントには入れる。変換テーブルが同じエント リポイントを含んでいなければ、インタプリタ110は そのロックを解かなければならず、セグメントに入って はならない。

【0074】第3の遷移グループは、R/UからR/Lへの遷移と、その反対のR/LからR/Uへの遷移である。前者の遷移は、インタプリタが変換テーブルからエントリポイントを読み込み、それをロックしたときに起こる(*302)。後者の遷移は、インタプリタ110がセグメントのexit(*304)に於いてセグメントから離れて、アンロック手続き(*305)に移行するときに起こる。ロッキング及びアンロッキング命令は、それ自体セグメントには無く、セグメントは如何なる時もアンロック状態にあるから、コンパイラ104がそれを削除できる(*3011)ことは重要である。

【0075】第4の遷移は、U/LからU/Uへの遷移である。この遷移もインタプリタ110がセグメントを離れて(*304)、アンロック手続き(*305)に移行

するときに起こる。この遷移が起こった後、セグメントはアンロックされ、コンパイラ104は2つのテストを通り(*309、*3010)、そしてセグメントを削除する(*3011)。

【0076】インタプリタ110は任意の時間期間、セグメントのロックを保持できるから、コンパイラ104をそのロック時間待たせることは非効率である。それ故、コンパイラ104は、インタプリタ110がエントリポイントを使うのを防止するため、エントリポイントのロックを行わない。その代わり、コンパイラはセグメントを到達不能とし、後でロックが解放されたか否かをチェックする(*309)。一旦ロックが解かれれば、エントリポイントはフリーとなり、再利用することができる。

【0077】モニタメッセージ待ち行列

インタプリタ110は、コンパイラ104に対してシードアドレスを送る。このシードアドレス送信には、2つのメッセージ待ち行列が使用される。第1の待ち行列はシード送受信のため、KOIシステムコール ScMsgSnd 及び ScMsgRcv を使用する。第2の待ち行列は、ODCTバッファの共用メモリ領域を使用する。この共用領域は、branch Seed Bufferと呼ばれる。

【0078】2つの待ち行列を使用する理由は、それら 各々が1つの利点と、1つの不利な点を持っているから である。KOI システムコールは、インタプリタ110が 使用するには費用が掛かり、そう頻繁には使用すべきで はない。しかし、KOI システムコールは、コンパイルす るシードがないとき、コンパリラ104がブロックする ことを許す。このことは、KOI システムがコンパイラ1 04を使ってCPUが何か他の仕事をすることを許すこ とになる。共用メモリ領域の利点は、インタプリタ11 0がそれを非常に安価に使用できる点であるが、その不 利な点はシードがない時、ブロックできない点である。 【0079】これら両方の待ち行列を用いることによっ て、OOCTはこれら2つの方法の利点を得ることができ る。コンパイラ104が非動作状態にあるとき、ScMsRc v をコールしてブロックする。この場合、インタプリタ 110は ScMsgSnd コールを用いて次のシードを送り、 コンパイラ104を起こす。コンパイラ104が動作状 態にあるときは、高速のbranch Seed Buffer領域を介 してシードを送る。 コンパイラ104は1つのコンパイ ル動作を終了した後、 sch Seed Buffer領域をチェッ クする。もし何か他にシードがあれば、コンパイラはそ れらをコンパイルする。全てのシードのコンパイルが完 了したとき、コンパリラは再度 ScMsgRvcをコールし、 ブロックする。

【0080】<u>V</u>. インタプリタの修正(EXECユニッ_{_}ト)

00CTの設計は、インタプリタ110に対する三種類の修 正を含んでいる。その第1は、00CTをインタプリタ11 0によって初期化できるようにするための修正、第2はインタプリタ110がブランチロギングを使用できるようにするための修正、最後はインタプリタ110がコンパイルされたコードへの遷移及び其処からの遷移ができるようにするための修正である。ここでは、これら修正の詳細について述べる。

【 O O 8 1 】 OOCTのインタプリタコードは、2つのモード、OOCT_PERFORMANCE MODE及びOOCT_DEBUG MODEで実行することができる。ここでは、OOCT_PERFORMANC EMODEの全ての特徴を説明すると共に、OOCT_DEBUG MODEと何処が違うかについて述べる。

【0082】初期化

OOCTがコードをコンパイルし又はブランチをログする前に、インタプリタ110はOOCT INITをコールして、OO CTデータ構造の初期化を行う。OOCT INIT及びそれがコールする手続きは、以下のステップを実行する。

【0083】変換テーブルを初期化する。MCD命令は 00CTにシステムアドレススペースのページ数を告げる。 手続き TRANS Execution Initは、システムページに 関するエントリが、第2レベルの変換テーブルアレイを 指すように第1レベル変換テーブルを生成する。これら アレイは、初期化の時にゼロにされる。変換テーブルに ついての更なる詳細は通信に関する項を参照。

【0084】ブランチロガー112を初期化する。手続きBRANCH_Execution_Initは、幾つかのデータ構造のためにOOCT_bufferのメモリを初期化する。これらの構造としては、第1にブランチ命令についてのプロファイル情報を含むブランチログ自身がある。第2には、ブランチロガー112を高速動作させるレベル1(L1)キャッシュがある。第3に、ブランチロガー112からコンパイラ104に送られるシードを含むシードバッファがある。第4に、コンパイルされたコードがコールする幾つかの大域機能(global functions)がある。これらのアドレスは、BRANCH Execution Initの実行中に、OOCT bufferに記憶される。ブランチログ及びレベルー1キャシュに関する更なる情報については、上記ブランチロガー112に関する項を参照。

【0085】コンパイラ104のスタックメモリへの割 当。コンパイラ104は、00CT bufferに割当られた特 に大きいスタックを使用する。

- 1. コンパイラ104のゾーンメモリへの割当。コンパイラ104はコンパイル中、OOCT bufferのこのメモリを使用する。
- 2. コンパイルされたセグメントメモリの割当。コンパイルされたコードはODCT_bufferのこの領域に置かれる。
- 3. 統計的情報をゼロ化。00CTが初期化される際、00CT の統計的領域に於ける殆どの情報がリセットされる。 【0086】ブランチロガー

インタプリタを有するインタフェース

インタプリタ110がシステムコードで書いたブランチ命令を実行し、ODCTモードビットが設定されると、インタプリタ110は下記のルーチンの1つを介して、ブランチロガー112をコールする。

[OO87] declspec(naked)OOCT Log Unconditional Fixed Branch()

ブランチを有するインタプリタによってコールされる。

増補: exc: ブランチ命令のアドレス

復帰: 復帰せず (IC FETCHO2 へのジャンプのように作用する)

[OO88] declspec(naked)OOCT Log Unconditional Non Fixed Branch()

ブランチを有するインタプリタによってコールされる。

増補: exc: ブランチ命令のアドレス

復帰: 復帰せず (IC FETCHO2 へのジャンプのように 作用する)

[0089] declspec(naked)00CT Log Conditiona 1 Fixed Branch Taken()

ブランチを有するインタプリタによってコールされる。

増補: exc: ブランチ命令のアドレス

復帰: 復帰せず (IC FETCHO2 へのジャンプのように 作用する)

[0090] declspec(naked)00CT Log Conditiona 1 Fixed Branch Not Taken()

ブランチを有するインタプリタによってコールされる。

増補: exc: ブランチ命令のアドレス 復帰: 復帰せず (IC FETCHO2 へのジャンプのように 作用する)

【0091】これら4つのルーチンは、変換先アドレスに対するコンパイルされたコードエントリポイントをチェックし、もし在ればそのエントリポイントにジャンプする。もしなければ、ルーチンは、branch L1_Touch(次の項を参照)をコールして、ブランチログを更新し、インタプリタ110の取り出し(fetch)ルーチンへジャンプする。

【0092】ブランチログテーブル更新

図8は、本発明の好適実施形態によるBRANCH_ RECORDの 構造を示す。

【0093】ブランチロギングコードは、ブランチが何回実行したかをカウントする。ブランチロガー112がカウントの記憶に使用するデータ構造は2つ在る。その1つはブランチログであって、これは多重プロセッサシステムに於いて、全ての模擬的プロセッサによって共用される。もう1つは、多重プロセッサの各模擬的プロセッサに対する1つのレベル1(L1)キャシュである。ブランチ実行カウントは、先ずキャシュに書き込まれ、次いでブランチログに書き込まれる。この項ではL1キャシュ及びブランチログの構造について説明する。また、ブランチロガー112がどの様にしてそれらを使用するかについても説明する。

【0094】各ブランチに関する情報は、BRANCH RECO RDと称する構造に記憶される。この構造は、ブランチのアドレス、ブランチの変換先、ブランチに続くフォールスルー(fall through)命令、ブランチが実行した大凡の回数、及びブランチが取られた(taken) 大凡の回数を含む。BRANCH RECORDの最終フィールドは、もう1つ他のBRANCH RECORDに対するポインタであって、連結リストにBRANCH RECORDを接続するのに使用される。

【0095】ハッシュテーブルは、連結リストのアレイとして構成される。

【0096】図9は、ブランチログの構造を示す。それはBRANCH_RECORDを記憶する大きなハッシュテーブルである。各インタプリタ110は、可変 local_branch_header_table 自身のコピーを持っているが、それら全てはOOCTバッファ領域に於ける同じアレイを指す。 local_branch_header_table の要素は、BRANCH_RECORDのリストに対するポインタである。ブランチに関するるBRANCH_RECORDの探索手続きは以下の3ステップである。

- 1. 変換先アドレスをハッシュする。(index =BRANCH_ HASH(destination_ address)% BRANCH_ TABLE SIZE)
- 2. リストのヘッドを取得する。(list =local_branch_header_table(index))
- 3. 同じブランチアドレスを持つ記録が見つかるまで探索する。(while(list-> branch_ address! =branch_ address)list = list->next)

【0097】図9は特に、可変 local branch header table が、リストに対するポインタアレイであることを示している。各リストは同じ変換先アドレスを有するBRANCH RECORDを含んでいる。リストがない場合、 loc al branch header tableのポインタは空である。

【0098】ブランチログはブランチに関する情報の全 てを含んでいるが、2つの問題を抱えている。その1つ は、BRANCH RECORDの探索及び挿入動作が遅い点であ る。インタプリタ110が常時ブランチの記録を取るに は遅すぎる。もう1つの問題は、全てのインタプリタ1 10が同じブランチログを使用する点である。BRANCHRE CORDのリストを一貫して矛盾無く保つために、一度に1 つのExecだけしかブランチログにアクセスできない。こ のことは、単一のプロセッサシステムの場合はもとよ り、多重プロセッサシステムの動作を更に減速させる。 この問題を解決するために、各インタプリタ110に は、1つのL1キャシュがある。このL1キャシュには 高速でアクセスができると共に、インタプリタ110は これと平行に、それらのL1キャシュにアクセスするこ とができる。各L1キャシュは、BRANCH_L1 RECORD構 造の2次元アレイとして構成される。 このアレイのベー ス (基底、基準) アドレスは可変branch L1 table に 記憶される。

【0099】図10はL1キャシュの構造を示す。L1キャシュは、BRANCH L1 RECORDの2次元アレイである。第1次元はBRANCH L1 SETS (現在32)であり、第2次元はBRANCH L1 SETSIZE (現在4)である。アレイの各行は1つのセットである。同じブランチ命令は、常にキャシュの同じセットを使用するが、それは異なる場所に於いても可能である。

【0100】図10に示すように、L1キャシュは複数のセットで構成される。ブランチに対するセット数は、(branch address + branch destination)% BRANCH L1SETSに等しい。セットの4つの要素は同じセット数の4つの最新ブランチを保持する。これは4ーウェイセット連想法(4-way set associativity) と言われる。同じセット数を有し、ほぼ同時に実行される幾つかのブランチが在るとき、キャシュの性能は改善される。

【0101】図11は、本発明の実施形態によるインタプリタ110によって、L1キャシュの動作を実行させる方法を示す。即ち、図11はL1キャシュを用いたブランチロギング方法を示す。

【0102】最適化オブジェクトコード変換方法は、コンパイル未了ブランチを記録するのに、2つの形のメモリを利用する。即ち、

- 1. 記録されたブランチの数に比例する動的可変サイズを有するブランチログ、及び
- 2. 限られた数のコンパイル未了の記録されたブランチが、アクセスを高める順序に従って記録される、L1キャシュと称するブランチキャシュ、を利用する。これらブランチログ及びL1キャシュは、オペレーティングシステムによって管理される仮想記憶位置を表す。それ故、ここでの用語"L1キャシュ"は、コンパイル未了ブランチを記憶するキャシュに任意に与えられる用語であって、一般に、Pentium Pro 等のプロセッサに見られる"L1キャシュ"と混同してはならない。

【0103】本発明による最適化オブジェクトコード変換プログラムは、インタプリタ110が複数の異なるブランチルーチンをコールすることができるようにする。しかし、各ブランチロギングルーチン自身は、コンパイルされたコードへジャンプするか、又はブランチ命令を記録するかを決めるサブルーチンをコールする。図11は、このサブルーチンを詳しく示している。

【0104】上記説明を考慮しつつ、L1キャシュを使用したブランチロギング方法を実行するため、先ずステップS400からこの方法を始める。ステップS401において、インタプリタ110は、ブランチの変換先に対するコンパイルされたコードのエントリポイントをチェックする(即ち、問題のセグメントが事前にコンパイルされているか否かをチェックする)。もしエントリポイントが在れば、即ち"yes"ならば、コンパイルされたセグメントが在り、直ちにコンパイルされたコードセグメントを実行するためステップS402へジャンプ

する。このコンパイルされたコードセグメントの実行は、エンドフラグに到達するまで続けられ、これが終了すると、次のセグメント実行に戻る。勿論、ブランチが既にコンパイルされているので、ブランチはブランチログに記録されない。

【0105】ステップS401で、エントリポイントがなければ、即ち"no"ならば、ブランチ命令に対応するコンパイルされたセグメントはなく、ステップS404に移り、インタプリタ110はL1キャシュを調べて、L1キャシュに記憶された複数のブランチに一致するブランチがあるか否かを決定する。

【0106】ステップS404は、L1キャシュに記憶された複数のブランチに一致するブランチがあるか否かを決定する。L1キャシュは複数のセットに分かれており、各セットは固有のセット番号によって指定されている。本発明の実施形態では、各セットは4つのブランチを含んでいる。

【0107】ステップS404は、最初に現在のブランチアドレスに対応するキャシュセットの数 "S"を決める。ここで、S=(branch_address+branch_lination)% BRANCH_LI_SETSである。次に、branch_lination)% BRANCH_LI_SETSである。次に、branch_lination)% BRANCH_LI_SETSである。次に、branch_lination)% BRANCH_LI_SETSである。次に、branch_lination)% BRANCH_LI_SETSである。次に、branch_lination)% BRANCH_LI_SETSである。次に、branch_lination)% DATSである。次に、branch_lination)% DATSである。次に、branch_lination)% Tenson では、ステップS406に進み、フィールド(何回ブランチが取られたかを示すフィールド)が更新され、次にステップS407に進む。

【0108】ステップS407では、現在のブランチアドレスが、所定の閾値より大きいか否かが決定される。好適な閾値は1000ビットのオーダーである。こうして、フィールド encountered sub count は、ステップ407で閾値と比較される。もしそれが閾値を越えていれば、即ち"yes"ならば、ステップS410に進み、このブランチに関するキャシュされた情報は、ブランチログに書き戻される。他方、閾値を越えていなければ、即ち"no"ならば、ステップS412に進む。ステップS412は、IC-FETCHO2へジャンプする現在のサブルーチンの終わりであり、即ちインタプリタ110のエントリポイントである。

【0109】もし正しいブランチがキャシュになければ、即ちステップS404で"no"ならば、ステップS408に進んで、上記"S"によって指定されたセットの1つBRANCH L1 RECORD (即ち、encountered_sub_count、及び taken_subcount 等の更新可能な全てのフィールドを含む記録)はL1キャシュから除かれ、ブランチログに書き込まれる。次に、現在のブランチ情報は"S"よって指定されるセットに書き込まれる。更に、現在のブランチ記録をセット"S"に書込み

中、この現在のブランチ記録はセットの第1要素として置かれる。これは、同じブランチが再度実行される可能性があり、これによってシステムの性能及び効率が上がるからである。言い換えれば、ステップS404は高速で実行される。ブランチがキャシュに在る時でさえ、即ち"yes"の場合、もしそのブランチが何回も何回も実行されたとしても、最終的にフラッシュされるので、そのブランチをブランチログにコピーしておくこともできる。

【0110】L1キャシュを使用する際、ステップの順序は大凡常に、S400、S404、S406、S407、そしてS412の順である。従って、本発明はそれらのステップを出来るだけ高速にすることを求める。現在のブランチ情報がセットの第1要素に入力されると、インタプリタ110は同じブランチを再度実行するようになるから、そのブランチ情報がステップS404を高速化する。

【0111】上記のブランチロギング方法は、前もってコンパイルされたコードを実行し、そしてコンパイルの関値レベルに達していないブランチ命令へのアクセスを高めることによって、プロセッサへの負担を軽減する。この点について、00CTの主目的は、ステップS400が殆ど常に分岐"yes"を取るようにすることである。ブランチを頻繁に実行する場合には、その変換先に関するコンパイルされたコードセグメントがなければならない。

【0112】第2の目的は、ステップS401に続く経路 "no" を高速化し、まだコンパイルされてないブランチがプログラムの実行速度を目立って落とさないようにすることである。この経路 "no" の最も遅い部分を "フラッシュ"と呼ぶ。両ステップS408及びS410では、ブランチ情報はL1キャシュから "フラッシュ"され、ブランチログに書き込まれる。シードをコンパイラに送るには、ブランチ情報をフラッシュすることが必要になり、このことがコンパイルされたコードを発生させ、ステップS400がやがて、このブランチに対し "yes"と応えるようにさせる。

【0113】しかし、コンパイル未了のブランチアドレスを実行するたびに、ブランチの情報をフラッシュする必要はない。100回乃至はそれ以下の実行毎にフラッシュを掛ければ良い。それ故、本発明はフラッシュを含まないステップS400、S404、S406、S407及びS412の実行速度を上げることを求める。従って、二者択一状態が起こらない限り、より高速な経路を常に選択するようにする。ステップS404では、ブランチ情報がセットに見つからない可能性がある。そこで、ステップS408への経路"no"を取る。ステップS407で、もしブランチが"閾値"回数以上に実行されるようであれば、フラッシュを含むステップS410へ経路"yes"を取る。

【 O 1 1 4 】 OOCT DEBUG MODEでも、L 1 キャシュ方法が使用されるが、キャシュをフラッシュするための閾値は1 にセットされ、情報はブランチの実行毎にブランチログに書き込まれる。これは、OOCT DEBUG MODEを更に遅くする。

【0115】シード選択

ブランチ命令が頻繁に実施されるとき、ブランチロガー 112は、その変換先アドレスをコンパイラ104に送 る。このアドレスは"シード"と呼ばれ、そしてシード の選択は00CTシステムの非常に重要な部分である。

【0116】シードは、手続きの開始又はループのヘッドに於けるアドレスでなければならない。それ故、ブランチロガー112は無条件ブランチの変換先であるシードを送るだけである。シードは頻繁に実行されるアドレスでなければならない。従って、encountered countフールドが閾値より大きい場合にだけ、ブランチの変換先がシードとなる。閾値は、seed production threshold と称するフィールドのOOCTバッファに記憶される。閾値は時間を切り換えることができる。これについては、次の項で説明する。

【0117】閾値設定

シードを送るか否かを決めるのに固定閾値を使用することについては、2つの欠点がある。その第1は、コンパイラ104が遊休状態(idle)にある間、固定閾値が高すぎる嫌いがある。この場合、コンパイラ104には為すべき有効な作業があるが、ブランチロガー112はコンパイラ104に対して、何をすべきかを指示しない。また、第2として、メッセージ待ち行列が一杯の状態にある間、固定閾値が低すぎる嫌いがある。この場合、ブランチロガー112は、たとえシードが待ち行列に適合しなくても、シードを送ろうとする。これは時間の浪費に繋がる。

【0118】幸いなことに、これら2つの状態、即ちコンパイラ104の遊休状態及びメッセージ待ち行列の満杯状態は検出することができ、そして閾値を変えることができる。ブランチロガー112は、00CTバッファのnum monitor seed messagesと称するフィールドを読み取ることによって、コンパイラ104が手続きbranch Update Entry に於いて遊休していることを検出する。このフィールドが0の場合、コンパイラ104は、送られてきた全てのシードを完了している。閾値が高すぎると、ブランチロガー112はそれを下げる。ブランチロガー112がシードを送ろうとして、手続きbranch Send Seedで満杯のメッセージシードを検出すると、ブランチロガーはメッセージが送れなかったことを示すエラーコードを受け取る。閾値が低すぎると、ブランチロガー112はそれを上げる。

【 O 1 1 9 】 OOCT DEBUG MODEでは、閾値は決して変化しない。この場合、その値はOOCTINIT手続きの第3引数にセットされる。

【0120】多重タスキング処理

OOCTは複数のインタプリタ110を有する多重プロセッ サ上で作動する。これらのタスクは個々にブランチL1 キャシュを有しているが、同じブランチログテーブルを 使用する。ブランチ情報がL1キャシュからブランチロ グテーブルにフラッシュされると、インタプリタ110 は、如何なる他のExecとも競合しないログをテーブル上 で入手する。ブランチログロックに関するコンテンショ ン (競合)を扱うには2つの方法がある。第1の方法 は、ロックが使用可能になるまでインタプリタ110を 待機させ、次いでロック使用が可能になったら、そのブ ランチ情報を書き込む方法である。この方法は、インタ プリタ110の実行速度をより遅くするが、ブランチロ グをより正確にする。また、第2の方法は、もしインタ プリタ110がロックを得られなければ、ブランチ情報 を書き込まずにあきらめる方法である。この方法は、イ ンタプリタ110を高速にするが、或るブランチロギン グ情報を失うことになる。インタプリタ110のスピー ドは、ブランチログの正確さより重要なので、OOCTは第 2の方法を使用する。ブランチログ情報は、システムが うまく機能する程度に大凡の正確さを持っていることが 必要なだけである。

【0121】00CTが複数のインタプリタ110と共に動作する際、複数タスクの1つは、00CTバッファ及びブランチロギングデータ構造を初期化するために、00CT IN ITをコールする特別なマスタータスクである。その他のタスクは、幾つかのローカル変数及びそれらのブランチL1キャシュを初期化しなければならないだけの従属タスクである。従属タスクは、マスタータスクが00CT bufferの初期化を完了した後に、SlaveOOCT Initをコールする。マスタータスクと従属タスクとの間の同期を取るには下記の方法を使用する。即ち、

【0122】マスタータスクに対する方法

- 1. MCD命令を実行してOOCTをonする。
- 2.00CTバッファ及びブランチロギングデータ構造を初期化するOOCT_INITをコールする。
- 3. 従属タスクを作動させる。
- 4. インタプリタヘジャンプする。

【0123】従属タスクに対する方法

- 1. 休眠状態に入る。マスタータスク(上記ステップ
- 3)の実行により作動開始。
- 2. タスク個々のブランチL1キャシュを初期化する S laveOOCT Initをコールする。
- 3. インタプリタヘジャンプする。

【0124】ユーザ/システムスペース変換

OOCTシステムはASPアドレススペースのシステムページからの命令をコンパイルするだけであって、ユーザページは無視する。インタプリタ110の個々の領域のOOCTSTS ビットは、ブランチロガー112をコールするか否かを制御する。このバットは、二つのマクロNEXT CO

及びNEXT_QUN によって主として制御される。しかし、 OOCTコードがこのビットをセットしなければならない場合が1つある。コンパイルされたコードセグメントが非固定ブランチ命令で終わるとき、OOCTコードは PSW_IA をシステムスペースからユーザスペースに移動させ、OO CTSTS を O にセットする。それ故、非固定ブランチ命令で終わるコンパイルされたコードセグメントは、変換先アドレスをチックしすると共に、OOCTSTS ビットを正しくセットするルーチンbranch Exit Log にジャンプする。

【0125】コンパイルされたコードインフェースコンパイルされたコードへ/からの遷移インタプリタ110がブランチロガールーチンをコールするとき、実行をコンパイルされたコードに移行し、ブランチの変換先向けにコンパイルされたセグメントを見つける(図11参照)。セグメントロッキングがoff

の時、インタプリタ110はエントリポイントへ直接ジャンプする。セグメントロッキングがonの時、インタプリタ110は、エントリポイントへジャンプする前に、セグメントのロックを試さなければならない。セグメントをロックできたら、インタプリタ110はエントリポイントへジャンプする。もしできなければ、インタプリタ110へジャンプバックする。

【0126】制御がコンパイルされたコードセグメントから出るための実行方法には幾つかある。これをテーブル4に示す。これら全ての場合、制御がインタプリタ110に戻るとき、ESI及びEDIレジスタは正しい値を持ち、インタプリタ110の個々の領域は完全なK状態を持っている。

【0127】 【表9】

テーブル4:制御がコンパイルされたコードセグメントから出る方法

•	
最終K演算コード	コンパイルされたコードが行うこと
固定ブランチ、又は 直線的K協算コード	宛先アドレスがコンパイルされたエントリポイントを持っているか調べる。もし持っていれば、インターセグメントをエントリポイントへジャンプさせる。持っていなければ、制御をICFBTCHO2に於いてインタブリタ110に戻すか、又はセグメントロッキングがonの時、branch_Bxitに戻す。
非固定プランチ	OOCTSTS ビットをセットするbranch_Bxit_Log ヘジャンプし、PSW_IAがまだシステムページに あれば、プランチロガー112をコールする。
LPSW. SSM, STNSM, MCD. CALL. RRTN, SYC. MC. BPC, LINK LINKD, LOAD, LOADD, DELT, DRLTD, FBFCC	セグメントロッキング無し:IC_FBTCH02にジャンプして演算コードを実行。セグメントロッキングあり:branch_Bxit_Interpret ヘジャンプ。
RISCモードへ 切り換えるSAM 演算コード	セグメントロッキング無し:IC_FETCH02にジャンプしてSAM演算コードを実行。 セグメントロッキングあり:branch_Exit_Interpret ヘジャンプ。

【0128】セグメントロッキングがonの時、インタプリタ110はコンパイルされたコードを実行する間、コンパイルされたコードセグメントのロックを保持する。インタプリタ110はセグメントを出た後、このロックを解除しなければならないから、コンパイルされたコードは、ロックを解除し、インタプリタ110へジャンプするブランチロガー112の幾つかの手続きをコールする。

【0129】割り込み

コンパイルされたコードの実行中にできる割り込みには、入出力(I0)割り込み、又はMCHK割り込み等の幾つかのものがある。コンパイルされたコードは個々の領域のINTINFフィールドをチェックして、割り込みが起こったかを検出する。コンパイルされたコードはできる限り無限ループのこのフィールド内部をチェックし、常に確実に割り込みを見逃さないようにする。割り込みが起きた場合には、コンパイルされたコードは、完全なK状態に

あるインタプリタ110のルーチンIU OINTCHK をコールする。それはインタプリタ110がコンパイルされたコードに戻ることを期待する。

【0130】インタプリタコールバック

K演算コードの或るものは、OOCTによって変換されない。その代わり、コンパイルされたコードはインタプリタ110のサブルーチンIC OOCTをコールし、その演算コードを変換してコンパイルされたコードに戻す。コンパイルされたコードは、IC OOCTをコールする前に、ESI及びEDIレジスタが正しい値を有すること、及び個々の領域が完全なK状態を有していることを確認する。

【0131】インタプリタ110は、サブルーチンIC 00CTを実行中にエラーを検出した場合には、手続き00CT EXCPをよびだし、コンパイルされたコードには戻らない。セグメントロッキングがonの場合、00CT EXCPはセグメントロックを解除する。

【0132】例 外(異常)

変換された演算コードが、マスクを外した(unmasked)例外、例えば演算異常、即ちゼロ除数異常等を有している場合、コンパイルされたコードはインタプリタのサブルーチンIC PGMxx をコールする。ここで、xxは01hと21hとの間のエラーコード番号である。インタプリタ110は例外を処理して、戻ろうとする。インタプリタ110が戻れない場合、如何なるセグメントロックも解除するOOCT EXCPをコールする。

【0133】大域機能の利用

K演算コードの或るもの、例えば文字処理用演算コード は、多数のターゲット演算コードに変換される。これら 演算コードの多重変換は、コンパイルされたコードがこ れら演算コードを実行するためにコールする大域機能と 称するサブルーチンに関するセグメントメモリを多量に 使用する。これら大域機能は、それらがコンパイルされ たコードからコールされ、コンパイルされたコードに戻 るように特別に書かれている点を除けば、丁度、K演算 コードを実行するインタプリタ110のサブルーチンの ようなものである。5つの演算コードSBE、CC、M V、TS、及びCについて大域機能がある。実験によれ ば、大域機能はインタプリタ110のIC 00CTエントリ ポイントをコールするよりも遥かに高速であり、また演 算コードをターゲット命令に複数回コンパイルする場合 に較べて、遥かにメモリの使用量が少なくなることが示 されている。

【0134】VI. コンパイラ

概観

コンパイル動作の詳細について調べる前に、コンパイラ 104の主要目的及びその構造を十分に理解することが 重要である。コンパイラ104の目的は、現在実行中の プログラムの多量に実行された部分を最適化ターゲット コードに変換し、実行に当たって、インタプリタ110 がこのコードを利用できるようにすることである。

【0135】図12はコンパイラ104の全体構造を詳しく示す。コンパイラ104は上記ブランチロガー112からシードを受け取り、コンパイル動作を開始する。このシードは、現在実行中のプログラムに於いて多くのブランチのターゲット(目標)であったオリジナル命令のアドレスである。このことは、現在実施中のプログラムの多量実行部分を探索するための始点を与える。ブロックピッカ114はこのシードを、ブランチロガー112によって与えられるその他の情報と併せて使用し、コンパイルされるプログラム部分を取り出す。

【0136】コンパイル対象のオリジナルコードが選択されると、それは3つの主要段階を経て実行される。第1段階では、K演算コードを、コンパイラ104の残りによって使用される中間言語(IL)に変換する。中間言語は、IL発生器124によって発生される。第2段階では、ILに関する種々の解析及び最適な変換が上記

の最適化方法を使用して実施される。この段階は、オプティマイザ(最適化器)126として図示されている。 第3段階、即ち最終段階では、ILを再配置可能なマシン語に変換する。この段階は、最適化コード発生ユニット118として図示されている。

【0137】コンパイラ104の最終の仕事は、インタプリタ110が最適化コードを利用できるようにすることである。セグメントデータ構造は、セグメント導入ユニットを用いて、最適化コードのコピーによって生成される。次いで、セグメントは00CTバッファ(図示せず)内の共用領域に導入される。変換テーブルは最終的には更新されるので、コンパイルされたKコードに対するインタプリタ110による如何なるブランチも、この新たなオブジェクトコードを代わりに使用する。

【0138】この項の残りの部分では、上記コンパイラ 104のそれぞれの段階を追って詳しく説明する。ま た、その他種々多くの実施段階の詳細については、この 項の終わりで説明する。

【0139】ブロックピッキング

コンパイラ104は単一シードアドレスを受けて、コンパイル動作を開始する。コンパイラは手続き本体らしきものを読むまで、オリジナル命令を読み取る。次いで、コンパイラは104は次の段階であるIL発生器に、このオリジナル命令セットを送る。コンパイラ104が読んだ命令単位は、基本ブロックと呼ばれ、それ故、この段階をブロックピッカ、即ちブロックピッカ114と言う。

【0140】この基本ブロックは、制御が最初の命令にしか入れず、また最後の命令からしか出られない一連の命令である。このことは、最初の命令だけがブランチのターゲットであって、最後の命令だけがブランチ命令であることを意味する。また、このことはブロックの最初の命令が実行されると、全ての命令が実行されることを意味する。

【0141】ブロックピッカ

図13は本発明の一実施形態によるブロックピッカ114の一例を示す。手続きOOCT_ParseFromはブロックピッカ114を具体化する。ブロックピッカは、一度に1つの基本ブロックを読取る。基本ブロックは次の5つの理由の1つに該当するとき終了する。

- 1. もしパーザ (parser: 構文解析系) がブランチ命令 を読み取ると、基本ブロックはそのブランチで終了する。
- 2. もし次の命令が既に構文解析されていると、K演算 コードは、1つのセグメントに一度しか現れないから、 基本ブロックは現在の命令で終了する。
- 3. もし次の命令が結合点であれば、結合点は基本ブロックの最初になければならないから、基本ブロックは現在の命令で終了する。
- 4. もし現在の命令が演算対象となる因子(ファクタ)

でって、命令の代わりにデータを伴うことが出来ると、 基本ブロックは現在の命令で終了する。

5. もし現在の命令が違法命令であれば、基本ブロック は現在の命令で終了する。

【0142】ブロックピッカ114は各ブロックを読ん

だ後、そのブロックの終わり方によって、次に取るべき動作を決める。以下、これら可能な動作をテーブル5に示す。

[0143]

【表10】

テーブル5:ブロックを読んだ後の動作

現在ブロックの終了点	ブロックピッカ114の動作
条件付きブランチ	フォールスルー命令及びブランチ宛先命令に於 いて構文解析を継続。
無条件固定プランチ	ブランチ宛先命令に於いて構文解析を継続。
非固定プランチ	ブランチ宛先未知のため構文解析を停止。
終了命令因子又は 違法命令	次のバイトが命令を構成しないから構文解析を 停止。
他の命令	フォールスルー命令での解析を継続。

【0144】一例を図13に示す。ブロックピッカ11 4はシード命令、即ちLB命令で動作を開始する。その 命令は終了命令のブランチ又は因子でもないので、ブロ ックピッカは次の命令に進む。その命令は、条件付きブ ランチであるTH命令である。ブロックピッカ114 は、それが条件付きブランチであるため、それを読むの を停止する。次に、ブロックピッカはLH及びLF両命 令に於いて新たなブロックの読取りを継続する。ブロッ クピッカがSVC命令を読むと、SVCは終了命令の因 子であるから、そのブロックを終了する。ブロックピッ カはGO命令を読むと、GOはブランチ命令であるか ら、そのブロックを終了する。L8命令はブランチ変換 先命令であるから、ブロックピッカはL8命令に於ける 読みを継続する。ST8命令を読んだ後、ブロックピッ カ114は次の命令を既に読んであるので、そのブロッ クを終了する。

【0145】ブロックピッカ114が読む命令の数には 上限がある。この制限の目的は、コンパイラ104が変 換元命令のコンパイルの間に、メモリを使い果たすのを 防止するためである。この制限は、OOCT_trace.c の定 数 MAX_KINST_NUM によって設定される。現在の例で は500に設定されている。

【0146】ブロックピッカ114が命令を読もうとするとき、ページフォールトが起こることがある。もしこのページフォールトが起きると、ブロックピッカ114は現在のブロックを読むことを停止しするが、まだ試してない何れかのブランチ変換先から読む動作を継続する。このことは、たとえブロックピッカが、シードから到達できる全ての命令を解析できない場合でも、コンパイラ104がセグメントを生成することを可能にする。【0147】ブロックレイアウト

ブロックピッカとなる基本ブロックを選択した後、手続き00CT_GenerateILをコールし、コンパイラ104の残りが使用するIL命令を生成する。この時、ブロックの

順序を再配置することが出来る。これはブロックレイアウトを呼ばれ、フォワード条件付きブランチを取らない場合には、Pentium Pro は高速で走行するから、コンパイラ104が、Pentium Pro プロセッサにとって更に良いコードを作成する助けとなる。

【0148】図13の例について考えてみる。この例は1つの条件付きブランチ、即ちTH命令を有している。オリジナル命令に於いて、フォールスルー基本ブロックはLHで始まるブロックであり、変換先ブロックはLFで始まるブロックである。条件付きブランチが時間の75%をを占める場合、LF基本ブロックをフォールスルー位置に置き、LH基本ブロックをブランク取り込み位置に置けば、条件付きブランチは更に速く走行する。

【0149】00CT_GenerateILはブランチログの情報に従ってブロックを配置する。00CTGenerateILは可能な限り、条件付きブランチの最も一般的なサクセサをフォールスルー位置に置いて行く。この手続きによって、コンパイラ104の最適化段階に渡されるIL命令のリストが作成される。

【0150】中間言語(IL)の発生

この項では、K演算子に関するコンパイラ104の中間 言語(IL)表現の発生過程を説明する。ILが如何に 発生されるかを直接説明する前に、ILの概要を述べ、ILの理解に重要なデータ構造を説明する。

【0151】ILの概容

コンパイラ104の主な解析及び変換パスは、特別なマシン独立命令セットである中間言語を用いて実施される。中間言語の使用は、2つの主な理由から、標準的なコンパイラ104の技術である。その理由の第1は、ILが解析及び変換を簡単にする典型的な構造を有していること。その第2は、ILによって多くの異なる変換元言語が同じ最適化及びコード発生段階を用いることができ、また異なるプラットフォーム対する再対象化を容易にするからである。

【0152】00CTが使用するIL(以下、単にILと言う)は、ここではテーブル6に掲げた40の演算コードから構成される。これらの命令は3つの主なカテゴリに分類される。その第1は、標準マシン演算コードへの簡単なマッピング機能を有するADD及びLOAD等の機能演算コードである。第2は、LABEL及びCGOTO等の制御の流れを扱う演算コードである。そして最後は、バックエンドによって発生されるコードに直接に対応しない、コンパイラ104が特別なマーカとして使用する多くの特別コードである。これら特別マーカコードについては、別の項で説明する。ILは仮想マシン(仮想計算機)を表すから、更に機能が要求される場合はILに対する他の演算コードの追加は簡単である。

【0153】I Lは命令から構成され、それぞれ命令は 演算コードの1つ、形式、及び多数の擬似レジスタ引数 を特定する。コンパイラ104が支持する形式は符号付 及び符号なしの8ビット、16ビット及び32ビット値 である。SET演算コードによって用いられる即時値、

テーブル6: I L演算コード

及びLOAD演算コードによってメモリからロードされる値は別として、全ての引数は擬似レジスタに渡される。この擬似レジスタは、単にILマシンのレジスタである。コンパイラ104は任意の数の擬似レジスタを許容し、これらレジスタはそれぞれ所定のサイズ(例えば、16ビット)を有している。各擬似レジスタは特定の記憶場所に直接対応している。OOCTに関して、これら記憶場所は、個々の領域のOOCT特別部分にある。記憶場所への擬似レジスタのマッピングには2つの利点が有る。その第1は、ILを連続的に流す。共通使用の値を一時的にロードし、それらをメモリに戻して記憶する、と言ったIL動作は必要がなくなる。第2に、コンパイラ104は共通使用の値をマシンレジスタに頻繁に割り当てることが出来るので、余分なロード又は記憶動作を省くことが出来る。

【0154】 【表11】

演算コード	説明
LABEL	ジャンプ動作のターゲットとなる場所をフローグラフ にマーク
GOTO	labelへジャンプ
CGOTO	擬似レジスタのブール値に基づいて、label へ条件き ジャンプ
IGOTO	擬似レジスタの値によって決まるアドレスに間接ジャ ンプ
SET	擬似レジスタに即時値を入力
ASSIGN	1 つの擬似レジスタの値を他の擬似レジスタに移動
OASSIGN	エイリアシングを明確にするための、擬似レジスタが 何処で重なっているかを示す特別マーカー命令
CVT	擬似レジスタを1つの形式から他の形式(例えば、符 号延長、ゼロ延長)に変換
NEG. CNPL. BSWAP	単項否定、論理補数、バイト交換
ADD, SUB, MUL. DIV. REM	2 進加算、減算、乗算、除算、剰余
ASL. ASR	演算シフト (左、右)
LSR	論理シフト (右)
BAND, BOR, BXOR	2 進論理AND、OR、XOR
EQ. NB. LT. LE. GT, GE	2 つの入力オペランドを比較し、opl==op2, opl!=op2, opl<=io2, opl>op2, opl>=op2ならば、出力オペランドを真にセットする
TESTZ, TESTNZ	2 つの入力オペランドを比較し、(op1 & op2)==0, (op1 & op2)!=0 ならば、出力オペランドを真にセットする

テーブル6 (続き)

演 算コード	説 明
CMP	2つの入力オペランドを比較し、出力オペランドを、 $op1 < op2$ ならば- 1 に、 $op1 = op2$ ならば 0 に、 $op1 > op2$ ならば 1 に、 $セットする。これはODCTによって現在使用されない。$
LOAD	特別記憶場所から値を擬似レジスタにロード
STORE	擬似レジスタの値を特別記憶場所に記憶
GCALL	所定の大域機能セットの1つに対し機能コールを実施
ICALL	IGOTOと同様な間接機能コールを実施
EXIT	コンパイルされたブロックから出る (ODCTは現在使用せず)
ENTRY	制御がフローグラフには入れる点をマーク
SYNC	擬似レジスタをメモリに対してフラッシュする点をマーク
EXTMOD	外的に修正される擬似レジスタをマーク。機能コールによる擬 似レジスタの修正を取り扱うのに使用
SBTCC	演算に基づく条件コードの値にブール値を設定。フラグを用いる場所を表すのに使用。現在、全てのSETCC 演算はサクセサに折り込まれ、その演算は発せられないが、SBTCC の使用によって、コンパイラ104を要せずに条件コードの値の流れを明確にし、単一IL演算に対し複数の宛先を表す。

【0156】特別 I L演算コード

OOCTのILは特別なオブジェクトを持った幾つかの演算コードを含んでいる。殆どのIL演算コードは、バックエンドで発生されるコードに対応する。その代わり、これら特別命令は、何か特別なことが起きたことをコンパイラ104に知らせる信号として作用する。ILは次の特別演算コード、ENTRY、SYNC、EXTMOD、及びOASSIGNを含んでいる。この項では、これら演算コードの最初の3つについて説明する。OASSIGN については、上記テーブルで十分に説明されている。

【0157】ENTRY 演算コードは<制御がフローグラフに入れる点をマークする。OOCTによって発生されるコードは、外部結合点を表す複数の外部エントリポイントを有することができる。各外部エントリポイントは、対応するENTRY IL命令を有している。ENTRY 命令はコードの終わりで発生し、その直ぐ後にコードの主本体内のラベルにジャンプするGOTO命令が続いている。ラベルに直接ジャンプする外部エントリジャンプを持つ代わりにエントリを使用する理由は、ENTRY とラベルへのジャンプとの間に、コード発生器によるフィル(fill)挿入を可能にするためである。

【0158】図14は、ENTRY 命令とGOTO命令との間に、フィルを挿入した2つの外部エントリポイントを持つコードの概略を示す。即ち、図14は本発明の実施形態によるエントリの例を特に示した図である。

【 O 1 5 9】SYNIC 演算コードは、擬似レジスタの1つの範囲がメモリにフラッシュされたことを保証するのに用いる。特に、OOCTはSYNCを用いて、インタプリタ11 Oが全てのKレジスタを見出せると期待する記憶場所に、全てのKレジスタがあることを保証する。SYNCはレ

ジスタのアロケータに対するディレクティブ(指示)として作用し、修正されたマシンレジスタにある擬似レジスタをフラッシュすべきことを示す。また、SYNCは、Kレジスタを修正する効果しか持たないコードを除去するデッド(不動作)コードから、コンパイラ104を保護する如何なるライブ(生)データも使用する。

【0160】EXTMOD演算コードは、擬似レジスタが修正されたが、コンパイラ104はその修正の詳細は持っていないことを示す。従って、EXTMODは2つの効果を有する。その第1は、定数畳込み、又はコピー伝播等の最適化に対する障壁として作用する。第2には、擬似レジスタの次の使用前に、コンパイラ104のレジスタアロケータにフィル挿入を実行させる。OOCTに於いて、EXTMOD命令はインタプリタ110にコールバックした後、どのKレジスタが修正されたかを指示するのに用いられる。

【0161】 I Lデータ構造

I Lがどの様にして K 演算コードから構成されるかを説明する前に、コンパイラ104で使用される主なデータ構造に親しんでおくのは有効である。

[O 1 6 2] ZONE(compiler/zone.(h,c))

コンパイラ104に於けるメモリの割付は、ZONEと称する抽象化(論理化)によって取り扱われる。ZONE抽象化は効率的なメモリの割付方法であって、一挙に割付解除もできる。ZONE抽象化によって割付は高速化すると共に、ZONEの破壊は用いた全てのメモリを再利用するので、プログラマはメモリのリークを心配する必要がない。

【0163】コンパイラ104に於いて、ZONEは生成され、メモリを割り付ける全てのコール(即ち、通常 mal loc calls)は、初期に生成されたZONEを用いてZONE A

LLOCをコールする。コンパイラ104が実行されると、コンパイラは、全ZONEを割り当て解除するZONE Destroyをコールする(即ち、全てのメモリの割当解除と同等のことをする)。

【 O 1 6 4 】 ZONEの基本的実施では、メモリの"チャンク (chunk:大きな塊)"を使用する。例えばZONEを生成するとき、サイズがOx2000バイトのブロックをマロック(malloc)する。ZONE_ _Allocに対するコールは、メモリのその"チャンク"を使い切るまで使用する。最初の0x2000バイトでは、ZONE_ _Allocの要求に応える余裕がない場合には、新たな"チャンク"が生成される。そして、ZONE_ _Allocはその"チャンク"を使い切るまで使用する。

【0165】コンパイラ104の場合、メモリは全て事 前に割り付けられているため、事態は些か複雑になり、 そのためマロックをコールすることが不可能である。其 処で、代わりとして特別なZONEアロケータユニット(即 ち、ZALLOCユニット)を使用する。ZONEアロケータは大 きなメモリプール(例えば、0x10000 バイト)によって 初期化される。この初期化によって、メモリはZONEが割 付に使用する同サイズのチャンクに分割され、自由なチ ャンクのリストが保持される。従って、"マロック"要 求は、メモリの自由な"チャンク"を返すZALLOC get chunk に対するコールによって置き換えられる。同様 に、ZONE_ Destroy の "free" へのコールは、ZALLOC_ free chunk へのコールによって置き換えられる。現在 の実施形態では、ZONE Alloc が扱う最大割付サイズ は、初期チャンクサイズである。この制限は、単に1つ のサイズを扱う代わりに、可変サイズの割付を扱うよう にZALLOCユニットを変更することによって、"固定化" することができる(この種のアロケータの例について は、セグメントアロケーションユニットを参照)。ここ で上記のような変更をしなかったのには、2つの理由が ある。その第1は、可変サイズアロケータは更に複雑で あって、記憶領域の断片化等の問題を生成するからであ る。第2は、チャックサイズは不利な影響なしに大きく できるものではないからである。チャックサイズが十分 に大きい場合、もしコンパイラ104がメモリを越えて 走っても、コンパイラ104はチャックサイズより大き い単一割付を要求するだけである。従って、可変サイズ の割付を扱うためにZALLOCユニットを一般化することに 何ら現実的利益はない。

[O166] IL CTXT (compiler/oc common/include/i l internal.h)

コンパイラ104は、コンパイル動作の現状トラックを保持する単一データ構造IL CTXTを維持している。このIL CTXTデータ構造は、現在コンパイルされているコードを表すIL NODEの連結リストに対するポインタを記憶している。また、IL CTXTは、ZONE及びIL FRAME 構造等、コンパイル処理を通して用いられる種々のフィール

ドを数多く記憶している。コンパイラ104の各段階は、引数としてのIL_CTXTを有し、そのデータ構造に対して、例えば多くの段階がIL_NODEを追加又は削除する等の修正を行う。

[O167] IL_NODE(compiler/oc_common/include/il_internal.h)

IL NODEデータ構造は、K演算コードから変換されるコンパイラ104の中間言語の単一抽象命令を表す。

【0168】 K演算コードから発生されるIL_NODEは、 二重連結リストに保持される。このリストの最初と最後 の要素に対するポインタは、IL_CTXTに保持される。こ のリストはコンパイラ104が現在動作しているコード を表す。コンパイラ104の各パスはこのリストを横断 し、リストのコードに関する情報を発生するか、又はリ ストを変換する。

【0169】各LI_NODEは命令の基本性質を示す演算フィールド"op"を含んでいる。また各LI NODEは命令のオペランドを表すオペランドフィールドのベクトルを含んでいる。オペランドフィールドの解釈は命令の演算形式に依存している。演算及びオペランドフィールドに加えて、全てのIL_NODEは、全てのノード形式によって共用される多くのフィールド、例えばノードを変換する命令のK pc、ノードのために発生されたターゲットマシンコードの開始アドレス等を含むんでいる。

【0170】ノードに於けるオペランドフィールドの数は、演算形式によって変化する。事実、場合によっては、同じ形式の2つのノードが異なる数のオペランドを持つこともある。例えば、コール動作のためのオペンランド数は、ターゲット方法に対してパスされた引数の数に依存する。このオペンランド数の変化は、IL NODEが一貫したサイズではなく、オペランドベクトルがIL NO DE構造に於ける最終項であることを意味する。オペランドベクトルは一エントリ長さであると宣言され、そしてIL NODEは、共通フィールド及びオペランドフィールドに必要な全記憶量を計算/割り付けし、割り付けられたメモリをIL NODEポインタにキャストすること(castin g) によって割り付けされる。

【0171】全てではないが殆どの場合、各オペランドは、オペランドベクトルに関して、2つの連続したエントリを実際に要求する。オペランドは、擬似レジスタのエントリオペランド[i] に見出される。もしオペランドが変換先オペランドであれば、オペランド[i+1] は、この演算によって定義される値を用いるノードリストを指し、もしオペランドが変換元オペランドであれば、オペランド[I+1] は、値に関する定義を含むノードリストを指す。

【0172】もし演算が変換先オペランドを持っていれば、そのオペランドは常にオペランド[0] 及びオペランド[1] に記憶される。

【 0 1 7 3 】 もしオペランド [i] が変換元 (入力又は使

用)オペランドであれば、オペランド[i+2]もまた変換元オペランドである。即ち、全ての変換元レジスタはオペランドリストの終わりに来なければならない。

【 O 1 7 4 】 ノード中のオペランドフィールドには直接 アクセスはできない。むしろ、アクセスはILOP xxx(N) 形の大きなマクロセットによって行われる。ここで、N はILNODEに対するポインタである。これらマクロは、種 々の命令形式全てに関して、如何に種々のオペランドが オペランドベクトルに記憶されているかを知っている。

【0175】ノード形式のいくつかを以下に示す (このリストは、全てを含むものではない)。

【0176】単項演算

これらは、割当を含む種々の簡単な単項(1変換元オペランド)命令を表す。

形式: 演算の形式

ILOP DEST(N)

結果が向かう変換先レジスタ

ILOP DEST use (N)

変換先レジスタを使う命令のリスト

ILOP SRC(N)

変換元レジスタ

ILOP SRC def(N)

変換元を定義する命令のリスト

【0177】2進演算

多くの2進(2変換元オペランド)命令はこのカテゴリによって表される。

形式: 演算の形式

ILOP DEST (N)

結果が向かう行く先レジスタ

ILOP DEST use (N)

変換先レジスタを使う命令のリスト

ILOP SRC1(N)

第1変換元レジスタ

ILOP SRC1 def(N)

第1変換元を定義する命令のリスト

ILOP SRC2(N)

第2変換元レジスタ

ILOP SRC2 def(N)

第2変換元を定義する命令のリスト

ILOP DIVEX(N): このオペランドは、DIV 及びREM 演算 にのみ現れ、もしゼロによる除算例外が在ればその開始 を表すノードを含む(単独)リストを指す。

[0178] LABEL

LABEL命令は、コード内のポイントを表し、このポイントに向かってブランチは分岐する。この命令は、以下のオペランドを含む。

ILOP LABEL (N)

ラベルを識別する固有の整数

ILOP LABEL refs(N)

このラベルを参照する命令のリスト

ILOP LABEL live(N)

何れのレジスタがこのレベルで活性であるかを示すBITS FT

ILOP LABEL rd(N)

このラベルに到達する各レジスタの定義リストのベクトル

ILOP LABEL misc(N)

このレベルに関する専用情報(private info)を掛ける(h ang)ための何れかのパスの場所

[0179] GOTO

GOTO命令は、ラベルへの無条件ブランチを表す。

ILOP LABEL(N)

ターゲットラベルを識別する固有の整数

ILOP_ LABEL _ refs(N)

このターゲットLABEL 命令の単独リスト

[0180] CGOTO

CGOTO命令は、ラベルへの条件付ブランチを表し、

GOTO命令と同じオペランドを含むと共に、幾つかの 追加オペランドを含む。

ILOP COND(N)

レジスタは分岐するための条件を含んでいる。このレジスタはブール形式の値を含む。この分岐は条件がTRUEであるときに行われる。

ILOP COND defs(N)

このレジスタを定義する命令のリスト

ILOP COND live(N)

分岐が行われない場合、何れのレジスタが活性であるか を示すBITSET

【0181】特殊な命令マクロILOPに加えて、何れの命令にも使用できる多くの汎用マクロがある。

ILOP HasDEST

命令が変換先レジスタを有していれば、TRUEを返す。この場合、ILOP_ DEST及びILOP_ DEST_ use マクロは、この命令に関して使用できる。

IL OP START IL OP DONE IL OP NEXT 命令の変換元レジスタを介したくり返し動作に用いられる。IL OP START は第1のそうした変換元レジスタを参照して、IL OP INDEX に帰り、IL OP DONEはIL OP INDEX をテストして、変換元レジスタを参照したか否かを調べ、ILOP NEXTは次の変換元レジスタに進むのに使用される。

IL OP IL OP def

これらは、与えられたIL OP NEXTに対して特定の変換 元レジスタ及びそれに関する定義リストを返す。これら 5つのマクロは、一般に、以下の形のループで使用され る。 for(op=IL OP START(n);!IL OP DONE(n,op);o p=IL OP NEXT(n,op)) } use IL OP (n,IL FRAME(compiter/oc common/include/il frame.h, compiler/OCCT Frame.c)。

【0182】IL_FRAME データ構造はコンパイルされた

コードが実行する文脈に関する情報を与えるのに使用される。フレームは、各擬似レジスタに関するサイズ及び記憶場所、擬似レジスタが他の擬似レジスタと如何に重なり合うか、レジスタアロケータで使用するのに何れのマシンレジスタが正当であるかを決める。更にIL FRAM E 構造はコードをコンパイルする上で、Cスタックフレームが必要か否かを決める。OOCTでは、Cスタックフレームは使用しない。

【0183】コンパイラ104では、IL FRAME 構造は OOCT Frame.c の機能によって初期化される。これらの機能は、Kレジスタ及びPSW場所に対応する各擬似レジスタを準備する。更にコンパイラ104の一時的擬似レジスタは、インタプリタ110の作業空間領域に対応するように設定される。また如何にKレジスタが重なり合うかについての情報も準備される。

[O184] NL_LIST(compiler/oc common/[include, src]/nl_nodelist.h)

コンパイラ104がIL_NODEのリストを使用する多くの場所で、NL_LISTデータ構造は、これらノードリスト操作のための抽象化(論理化)を与える。例えば、上述のUseDef解析は、与えられた定義を用いるIL_NODEのリスト、及び与えられた使用に対する定義であるIL_NODEのリストを生成する。NL_LISTは簡明であって、ノードリストに関する生成、加算、削除、検索、並びに反復等の能力を与える。

【0185】K演算コードのIL変換

上述のブロックピッカ114が、何れのK演算コードをコンパイルするかを選択した後、K演算コードのILへの変換は3つの主な段階を含んでいる。第1の段階は、そのコードが基本ブロックに対して発生される順番を決める段階である。ブロックレイアウト法については先に述べた通りである。第2段階は、K演算コードの基本ブロックがブロックレイアウト法によって選択された時、その演算コードを調べて、それらが"論理演算コード"と組合せ可能か否かを決定する段階である。最後の第3段階は、K演算コード及びその引数に基づいて、IL発生手続きをコールする段階である。

[O 1 8 6] Opcode Combination(compiler/ooct_opcode combine.c)

K演算コードの幾つかのシーケンスは、単一の"論理"コードとして書くことができる。例えば、2つのTR命令からなるシーケンスを用いて、32ビットレジスタ対の値を、それら命令の各半分をテストすることによってテストすることにした。これら2つのTR命令は、Kアーキテクチャでは利用できない論理32ビットのテスト演算コードを表す。IL形成手続きが2つのTR命令に関して生成するコードは、多かれ少なかれ、このパターンが認識された場合に生成されるコードに較べて能率的である。幸い、00CTはソフトウエアであるから、新たな演算コードを加え、パターンを認識する特別なユニット

を具備し、能率的なIL発生を代行させることは容易である。

【0187】与えられた演算コードに対して標準ILを発生する前に、OOCT opcode combine ルーチンがコールされる。このルーチンは、定義された全てのパターンについて、"論理"演算コードを使用することが適当かどうかを繰り返し試す。現在、2つのパターンだけが定義されているが、追加の組合せを定義することは簡単である。パターンの1つが一致すれば、その論理演算コードのIL形成手続きは、IL命令の生成に使用され、OOCT opcode combine は通常のIL形成手続きをコールする必要がないことを示す"真"を返してくる。

【0188】IL形成手続き(compiler/ooct_ il_ buil d.c)

各K演算コード対して、特定のIL形成手続きがある。IL形成手続きは2種類の引数、命令のアドレス、及びオリジナル命令のフィールドである引数リストを採る。また、IL形成手続きは、ILを発生する間に、擬似レジスタ及びラベルのトラックを保持するのに使用される共用大域変数global gen stateを使用する。各IL形成手続きは、IL命令をIL_CTXT構造に加える。コンパイル時に検出される例外のチェックを取り扱う、数少ない特別な場合を除けば、ラベルの識別子(ラベルがもう1つ別のオリジナル命令のターゲットでなければ、ラベルは最適化過程で早期に削除される)は、一般に最適化を実施しようとせず、それを後段のコンパイラ104の段階に残すので、全てのIL発生ルーチンは、オリジナル命令のアドレスを有するLABELIL NODEを生成する

【0189】I L形成手続きの殆どは、コードが発生されるI L及びオリジナル命令が一旦分かれば簡単である。このコードの理解を助ける幾つかのヒントがある。【0190】I Lの形成は与えられた演算コードのコンパイル動作がデバッギングに際して、容易に offできるように設計されてきた。これは主として、REALLY COMPILE マクロ及び COMPILE SECTION XXマクロによって制御される。REALLY COMPILE が off されると、全てのI L形成ルーチンは、簡単にインタプリタ110へのコールバック(又はジャンプ)を形成する。 COMPILE SECTION X が off されると、区画番号 Xの演算コードに対する全てのI L形成ルーチンは、簡単にインタプリタ110へのコールバック(又はジャンプ)を形成する。

【0191】ILには所定の形式があるから、正しい形式を持った正しいサイズの擬似レジスタを使うことが重要である。例えば、16ビットの値を32ビットのレジスタにロードするには、先ず初めに16ビットロードを16ビットレジスタに対して実施し、次いでCVT演算を用いて16ビットの値を32ビットの値にキャストする(LOAD CVT32マクロがこの動作を行う)。

【0192】インタプリタへのコールバック又はジャンプを挿入する際には何時でも、インタプリタ110がKレジスタに対して正しい値を持っていることを確かめるため、SYNCを追加しなければならない。コンパイルされたコードは、ESIレジスタの値をそのままに保とうとはしない(事実、それは他の値を保持するのに用いられる)。それ故、発生したコードはインタプリタ110をコール又はそれにジャンプする前に、正しい値をESIに入れなければならない。またコールバックをする場合、コードはコールバックによって修正された全ての擬似レジスタに対するEXTMOD命令を含んでいなければならない(MODIFIES REG マクロがこれを実行する)。

【0193】例外条件(例えば、オーバフロー)を扱うコードはインラインには設けられていない。その代わり、コードはIL命令リストの終わりで発生される。斯うして共通ケースをフォールスルーとしてコンパイルすることができ、発生されたコードの性能が典型的に改善される。

【0194】エントリポイント、割り込みポイントブロックピッカ114によって選択された各K演算コードに対して発生されるILに加えて、ILはエントリポイント、割り込みチェックに対しても発生される。

【0195】最適化動作をより多く起こすために、全て のブランチ変換先は外部エントリポイントとして含まれ てはいない (外部エントリポイントは最適化動作に対し てバリアとして作用する)。特に、外部エントリポイン トの中へ作られる変換先だけが、セグメントの外側から のジャンプの対象となる変換先である。与えられたセグ メントをコンパイルするとき、何れの変換先がブランチ ログに於るこの基準に適合するかについての部分情報は 利用可能である(ブランチログに関する情報については 先の説明を参照)。コンパイラ104はこの情報を使っ て、何れの基本ブロックが外部エントリを持っているか を選択する。これらエントリの各々に対して、ENTRY IL NODEは、エントリオリジナル命令に対して発生された I LにジャンプするGOTO IL NODEと共に発生される。 【0196】00CTスペックは、コンパイラ104が如何 なるループにも割り込みチェックを挿入すべきことを指 示する。ILを発生する際、セグメント内の逆方向ブラ ンチに対し計算されたジャンプ命令以前に、割り込みチ ェックを入れることによって、保守的概算を行う。割り 込みチェックは、基本ブロックの最終オリジナル命令に 対するラベルの後に入れられる。他の例外条件の場合、 割り込みのためのILコードはラインから発生されるか ら、通常の場合は条件付きブランチの簡単なフォールス ルーである。

【0197】コンパイラのミドルエンドに関する説明 ミドルエンドの概容

コンパイラ104の"ミドルエンド"の主な目的はコード発生の段階で、更に良好なコードが発生するように、

I Lの品質を改善することである。コンパイラ104の 残りの部分は、I Lの解析又はI Lを修正する変換の何れか1つを実施する一連のパスとして構成される。これらのパスの間には或る依存性があるが、それらは複数回 適用できる。この点から、コンパイラの残りの部分はK 命令について何ら特別な情報を持たず、ただI Lを処理 するだけである。

【0198】この項の残りの部分を以下のように分ける。第1部では、OASSIGN 挿入を実施する段階について述べる。また、第2部では、コンパイラ104の解析パスについて述べる。最終部では、コンパイラ104の変換パス(主な最適化を実施する)について述べる。

【0199】OASSIGN 挿入(compiler/ooct add over lap defs.c)

図15はOASSIGN 挿入の一例を示す。OASSIGN 演算コー ドは、擬似レジスタ間のエイリアシング(aliasing)を明 確にする特別なマーカ命令である。OOCTに於いて、或る K演算コードは16ビットのレジスタを使用し、一方で は、他の演算が16ビットレジスタとは別の32ビット のレジスタを使用するので、OASSIGN に対する必要性が 生じてくる。OOCTでは、16ビット及び32ビットのレ ジスタ全てに対して別々の擬似レジスタが使用される。 それ故、擬似レジスタの或るものは、互いに暗黙の重な りを形成する。その結果、2つの問題が起こってくる。 先ず、第1の問題は不正確な変換を実行する最適化パス の問題である。各擬似レジスタの定義に関して、コンパ イラ104はその定義を使って命令のトラックを保持 し、そして各擬似レジスタの使用に関しては、コンパイ ラ104はその定義のトラックを保持する。この情報は use/def 情報と呼ばれる。コンパイラ104は、例えば Constant Foldingパス等のパスではこのuse/def 情報を 使用する。擬似レジスタが互いに別物である場合には、 use/def 計算とその情報を使うコンパイラ104のパス が要求されるため、事態は更に複雑となる。擬似レジス タの重なりから起こる第2の問題はレジスタの割当問題 である。レジスタアロケータが2つの重なり合う擬似レ ジスタを同時にマシンレジスタに割り当てる場合、1つ のレジスタに対する修正は他のレジスタを無効にするこ とを要求する。一般に、情報トラックの保持は非常に困 難で、不必要な複雑さを惹起する。

【0200】これらの難問に取りくみ、それらをコンパイラ104の複雑さに加える代わりに、コンパイラ104が問題を無視できるような、特別マーカのOASSIGN命令の挿入方法が設計された。この方法によれば、IL発生直後、特別コンパイラはこのOASSIGNを挿入する。このコンパイラ104のパスの後、他の解析パスは擬似レジスタと重なりを持っていないと仮定することができる(use/def解析に関して)。更に、レジスタ割り当てはOASSIGNを用いて全く容易に取り扱われる。レジスタアロケータがOASSIGNに到達すると、アロケータはその定

義に於いて変換元を除いて、OASSIGN の後に変換先を入れる。この方法は別のメモリを使用して、重なり定義の如何なる使用も、正しい値を使用していることを保証する。

【0201】OASSIGN 挿入は2つの段階で取り扱われる。その第1はUseDef解析の特別バージョンが実行される段階である。UseDefのこのバージョンは擬似レジスタの重なりに気付いて、重なり擬似レジスタを含む使用リスト及び定義リストを生成する。コンパイラ104の残りの部分は、重なり擬似レジスタを含むuse/def リストを取り扱うようには用意されていないため、Use/Def に対するこのオプションは、一般には使用されるべきではない。この解析が行われた後、手続きOOCT AddOverlap DefsはOASSIGN を実際に挿入する。OASSIGN は重なり定義(即ち、使用擬似レジスタと重なる擬似レジスタを定める定義)を持つ全ての使用、及びラベルに於ける

【0202】図15はOASSIGN が挿入される場合の例を示す。この例では、擬似レジスタGRPAIR1とGR1 が重なり合っているので、コードの第1ラインのGRPAIR1 に対する割付は、GR1 の暗黙の修正である。OASSIGN はこれを明確にする。

【0203】解析パス

重なり到達定義に関して挿入される。

UseDef (compiler/oc common/src/oc usedef.c) 与えられた定義の使用、及び与えられた使用に対する潜在的定義の計算は、最も基本的なコンパイラ104解析の1つである。全てのコンパイラ104の最適化パスはuse/def 情報を使用する。各IL命令は(a dest)に書き込まれる1つの擬似レジスタ引数、及び(a src) から読み込まれる1つの擬似レジスタ引数を有している。Use/Def 解析の後、各destはその解析に関連し、その値(du chainと呼ぶ)を使用する全IL命令に対するポインタを記憶するリストを有する。同様に、各src はその解析に関連し、その値(ud chainと呼ぶ)を定義する全IL命令を記憶するリストを有する。use/def情報を計算する方法を以下に述べる。この方法は、固定点への到達を試みる反復方法(即ち、繰り返しても変化が起こらなくなるまで繰り返す方法)である。

【0204】如何なるラベルに於いても、到達定義に変化が起こらなくなるまで、以下のステップを繰り返す。regdefs(擬似レジスタによって指標付けしたNL LISTs配列)に於ける各擬似レジスタに関する定義リストをクリヤする。静的プログラム順にIL NODEsを繰り返す。もし命令が擬似レジスタを使用していれば、擬似レジスタの定義をregdefsからオペランドのud chainにコピーする。もし命令がブランチであればregdefsをブランチのLABELに記憶されている到達定義と組み合わせる。到達定義の変更によって、全ループが繰り返される。もし命令がLABELであれば、regdefsを既にLABELに在る到達定義と組み合わせる。もし命令が擬似レジス

タを定義していれば、regdefs の定義リストがこの命令だけを含むようにセットする。もし命令が無条件ブランチであれば、regdefs 配列を次のLABEL に記憶されている到達定義のセットに変える。これは、次の理由から実行される。即ち、命令はそれらの静的順に処理され、そして無条件ブランチへの到達定義は、その静的サクセサに到達する定義とは同じではないからである。

【0205】ライブ変数解析(compiler/oc common/src/oc usedef.c)

もう1つの解析の形は、ライブ変数情報に対するものである。ライブ変数解析は主にレジスタの割付に用いられるが、誘導変数変換及びデッドコード削除にも使用できる。擬似レジスタは、もしそれが再定義される以前に実行経路に沿って用いられる場合には、プログラムの特定の点に於いてライブ変数と考えられる。またライブ変数解析は与えられた擬似レジスタの最終使用をマークする(擬似レジスタの再定義以前に、擬似レジスタが使用される可能性のある実行経路がなければ、その使用が最終使用となる)。ライブ変数情報の計算に用いる基本的な方法を以下に述べる。この方法は固定点に到達するまで、コードに関する逆方向パスを繰り返し実行する。

【0206】如何なるラベルに於いても、到達定義に変 化が起こらなくなるまで、以下のステップを繰り返す。 ライブ変数をクリヤする(擬似レジスタのbitset)。逆 静的プログラム順にIL NODEs を繰り返す。もし命令が 擬似レジスタを使用していてかつそれを最終使用として マークする以前にライブでなければ、擬似レジスタのビ ットをライブ変数にセットする。もし命令がブランチで あれば、ライブ変数をブランチのLABEL に記憶されてい るライブレジスタと組み合わせる。ライブレジスタの変 更によって、全ループが繰り返される。もし命令がLABE L であれば、ライブ変数を既にLABEL に在るライブ擬似 レジスタと組み合わせる。もし命令が擬似レジスタを定 義していれば、擬似レジスタをライブ状態からクリヤす る。もし命令が無条件ブランチであれば、ライブ状態を クリヤする。これは、次の理由から実行される。すなわ ち、命令をそれらの逆静的順で処理するため、無条件ブ ランチに於けるライブ変数はそのサクセサのものとは同 じではないからである。

【0207】レジスタの割付(compiler/oc common/src/oc_regalloc.c)

コンパイラ104に於けるレジスタの割付は二段階で実施される。第1段階ではコードの解析を行って、ターゲットマシンの高レベルモデルに基づいて一組の推奨レジスタ割付セットを決定する。第2段階では、物理レジスタを使用するために、第1段階に於ける解析結果を更に抽象性の少ないマシンモデルと共に用いて、実際にコードを修正する。この項では、第1段階について説明する。

【0208】レジスタ割付方法はグラフ着色を用いる伝

統的技術に基づいて行われる。 "グラフ"のノードは、重なり合うライブ範囲の間にあるエッジを持つ擬似レジスタのライブ範囲である。N個のカラーによるグラフ着色は、各ノードに対してN個のカラーの1つを割り当てる。従って2つの連結したノードが同じカラーを持つことはない。もしライブ範囲のグラフがN個のカラーで着色できれば(N:利用可能な物理レジスタの数)、レジスタは各ライブ範囲に割り付けられる。しかし、不幸なことに、このグラフ着色にはNP困難(NP-hard)問題(即ち、それは指数的時間を要求する)があるため、実際には、発見的(試行錯誤的)方法が用いられる。

【0209】レジスタ割付は複雑な多重ステップ処理で 構成されている。これらのステップを以下に詳しく説明 する。

【0210】1.独立ライブ範囲の分割、及びREGINFO 構造の割付

これらの処理は、ComputeRegInfo機能によって行われる。この機能は各擬似レジスタを独立なライブ範囲に分割し、その各々に対してREGINIFO構造を割り当てる。REGINFO 構造はレジスタ割付に用いられる問題のライブ範囲に関する情報を保持するのに使用され、最終的には"ターゲット"レジスタ(ライブ範囲に割り当てられる物理レジスタ)を保持する。擬似レジスタライブ範囲(論理構造)とREGINFO 構造との間には1対1の対応があるので、REGINFO 項はライブ範囲とデータ構造の両者を参照するのに屡々使用される。

【0211】ComputeRegInfoは、REGINFO 構造を割り付ける際の殆ど副次的効果としてライブ範囲の分割を行う。ComputeRegInfoは、未だREGINFO を持たない定義から始めて、それに対して新たなREGINFO を生成し、次いで繰り返しその使用の全て及びそれらの定義の全て(及びそれらの使用の全て...)を調べて、新たなREGINFO を到達可能な全ての定義及び使用と組み合わせる。

【0212】一旦、全てのREGINFO が生成されると、それらは"簡単な"ものと、"複雑な"ものとに分けられる。"簡単な"REGINFO は、正確に1つの定義と1つの使用を有している。使用は定義の直ぐ後に続く。使用はBINOP (ターゲット特別要件)の第2オペランドではない。

【 O 2 1 3 】その他のREGINFO は全て複雑である。各RE GINFO には固有の I Dが与えられる。複雑なREGINFO は、 [0..c->ri complex)の範囲にあり、簡単なものは、[c->ri complex.c->ri total)の範囲にある。この分割の目的は、全てのREGINFOにBITSETとして記憶されているコンフリクト(競合)マトリックスを保持するメモリを節約することである。

【0214】2. コンフリクトと互換性の計算 次のステップは、REGINFO 構造のコンフリクトグラフを 計算するステップである。2つのREGINFO は、それらの ライブ範囲が重なり合うとコンフリクトを起こす。しか し、もしそれらがコピーで接続されていれば互換性を持つ。コンフリクトするREGINFO は同じレジスタには割り当てられない。何故なら、それらは同時に生きているからである。2つの互換可能なREGINFO は出来れば同じレジスタに割り付けすべきである。そうすればコピーは削除される。

【0215】コンフリクトはグラフ(各REGINFO に対するノード、及び各REGINFO ノードとそれとコンフリクトする各その他のノードを結ぶ無向性エッジーーこれはグラフ着色法によって用いられる視点である)として、又は対称2進マトリックスとして考えられる。後者の形はコンフリクトが実際に記憶される仕方により近い。

【0216】各REGINFO はコンフリクトマトリックスの一行(部分)である単一BITSETを含んでいる。2つの簡単なREGINFO はコンフリクトしないから、マトリックスの下部右4分画は全て0である。また、マトリックスは対称であるから、上部右4分画は下部左の入れ換えである。結果として、マトリックスの左側は全て記憶される必要がある。従って、コンフリクトBITSETは、c->ritotalの代わりに、それぞれ c->ricomplex ビットだけである。

【0217】2つのREGINFO、A及びB、がBITSETとコンフリクトしているか否かを決めるには、先ずそれらが簡単か又は複雑かを見るためのテスト(idと c->ri_complex との比較)が必要である。もし何れかが複雑であれば、そのIDに対応するビットを、他のREGINFOのコンフリクトBITSETに於いて調べる。もし両者が複雑であれば、何れかのビットを調べる;それらは同じでなければならない。もし何れも複雑でなければ、それらはコンフリクトしない。

【0218】コンフリクトはIL(ComputeLive によって発生される)に記憶されたライブ情報から計算される。ComputeConflictsはILコードに関して単一パスを実行し、現在点に於けるセット擬似レジスタライブから、その点に於ける複雑なREGINFOのBITSETを発生する。各複雑なREGINFOはライブセットに加えられるから、それは既にライブセットにある全てのREGINFOとコンフリクトしている、とマークされる。各簡単なREGINFOに出合うと、それは現在のライブセットとコンフリクトしている、とマークされる。

【 0 2 1 9 】 3 . "レジスタ優先順位"関するREGINFO の分類

OC_SortRIは、種々の調整可能なパラメータに基づいて、REGINFO 構造に順位を付ける。ウエイト(重み付け)パラメータは相互に関連にしているから、それら全てに定数を掛けても何らの影響も持たない。

OC RegAllocConfictWeight: これはコンフリクトグラフのグラフ着色に置くウエイトであって、このパラメータを高く設定すれば、より多くの異なるREGINFOをレジスタに置く割付にとって有利となる。その場合、それら

REGINFO が実際にどの程度の頻度で使用されるかは関係ない。殆ど使用しないREGINFO は短命になる傾向にあり、長命なREGINFO には、おそらく有利に働くことに注意されたい。

OC RegAllocDefWeight: これは定義に置くウエイトであって、この値が高ければ、多くの異なる定義の I L文を有するREGINFO にとって有利となる。

OC_RegAllocUseWeight: これは使用に置くウエイトであって、OC_RegAllocDefWeight 及びOC_RegAllocUseWeight の両者は、長命でなおかつ多くのuses/defs を持つREGINFO (但し、長い時間、使用しないで、ただ"ぶら下がっている"REGINFO ではない)に有利に働く傾向がある。

OC. RegAllocResortRate:このパラメータは、良好な着色を得るのに、どの位多くの分類をするかを制御する。OC. RegAllocConfictWeight がOの場合、このパラメータは無関係であり、O(==無限)となるべきである。この値が小さいとき(>0)は、より多くの時間が費やされ、良好な着色が得られたことを意味する。

【0220】4. レジスタの選択

一連の制約条件が一度はREGINFO に適用される。最初の 幾つかの制約条件は必須条件であって、それを適用した 後、もしレジスタが残っていなければ、REGINFO はレジ スタに割り当てられない(ターゲット=-1)。残りの 制約条件は望ましいが、必須条件ではない。もし与えら れた制約条件の何れかによって、可能なレジスタセット が空になれば、その条件は飛ばす。一旦、全ての制約条件を適用したら、レジスタセットから最も低い番号のレ ジスタを選んで、それを使用する。

【 O 2 2 1 】 TYPE 〔必須〕: この形式(マシンモデルからのinfo)の値を保持するレジスタを選択しなければならない。

INUSE(必須):コンフリクトするREGINFO (又はそれと重なり合うもの)に既に割り当てられているレジスタを選択することは出来ない。

BASEREGS [必須]:フレームがある種のフレーム/スタック/ベースポインタとして確保するレジスタを使用することは出来ない。

CLOBBERED: REGINFO の寿命期間中に誰かによって修復されたレジスタを使おうとしてはならない。

DEF CONSTRAINTS : このREGINFO を定義する各ILに対するマシンモデルからのDEST制約条件に合うレジスタの使用を試みる。

USE CONSTRAINTS : このREGINFO を定義する各 I Lに対するマシンモデルからのSRC 制約条件に合うレジスタの使用を試みる。

COMPATIBILITY: 既にレジスタに割り当てられた互換性リスト中のもう1つ他のREGINFOと互換可能なレジスタの使用を試みる。

【0222】一旦、全てのREGINFO のレジスタに対する

割付が完了(又は失敗)したら、互換性制約条件を介して変化するレジスタを探すREGINFO (即ち、このREGINFO の後に割れ付けられる互換可能なREGINFO であって、ある理由から同じレジスタには入れないREGINFO) に関してもう1つのパスを実行する。

【0223】変換(最適化)パス

変換パスは最適化コンパイラ104の心臓部にある。各パスはコードの意味を残すようにし、かつ生成された最終コードが高速で走行するようにして、コードの一部書き換えを試みる。変換パスの或るものは、それ自身ではコードを改良しない代わりに、他のパスにコードの改善を行わせる。それ故、変換パスは組合せによって最良の仕事をする傾向があり、単独では効果が薄い。斯うした理由から、多くのパス、例えばDead Code Eliminationパスが繰り返し実行される。

[O224] Dead Code Elimination (compiler/oc_common/src/oc_usedef.c)

Dead Code Elimination パス (OC ElimDeadCode) は、データフロー情報及び制御フロー情報の両者に基づいて、デッド (不動作) コードの全てを除去する。データフロー情報は何ら副次的効果を持たず、その結果が使用されないIL NODEを消去するのに用いられる。また制御フロー情報は、決して実行されない全てILNODE (不到達コード)を除去するのに使用される。更に或るブランチの再対象化が実施される。使用方法を以下に説明する。【0225】変化が生じなくなるまで、以下のステップを反復する。

- 1. 静的プログラム順序でIL_NODEに関して繰り返す。
- a)もし命令が不到達であれば、それを除去する。もし命令が他の何れかの命令のターゲットではないLABELであるか、又は次の命令へのGOTO又はCGOTOであるか、又は無条件ブランチの直後に在って、LABELではなければ、その命令は不到達である。
- b) もし命令が副次的効果を持たず、それ自身以外による使用がなければ、それを削除する。
- c)もし固定ブランチ命令が、無条件ブランチへのジャンプであれば、その命令を再対象とする(例えば、a GO TO to a GOTO)。
- d)他の何処か(L2)へのブランチが続く次の命令への条件付きブランチをチェックする。この場合、条件を逆にし、L2を条件付きブランチの再対象とする。

【0226】図16は、Dead Code Elimination 及びAd dress Check Elimination(compiler/ooct_elim_achk.c)の例を特に示す図である。このアドレスチェック消去パスは、Dataflow解析技術を用いて不要なアドレス配列チェックを消去する。このコードは偶奇数代数に関する値の推論を実行する。言い換えれば、このコードを解析することによって、擬似レジスタが与えられた点に於いて、偶数値、奇数値又は未知数値を保持しているかどうかを決定する。この解析は大域的に実行され、ブランチ

を越えて働く。このことは、この解析がループ対して働き、また他の制御フローを介しても働き、ループの単一展開を実行する場合に特に良く働くことを意味する。使用する方法を以下に説明する。この方法は、保守的固定点への到達を試みる反復方法である。値の推論は主として3つの方法によって行われる。第1の方法では、擬似レジスタが定数に割り付けられたときに値を推論できる。第2に、擬似レジスタが既知の引数による演算結果であるとき、値を推論できる。例えば、2つの偶数の和はもう1つの偶数を与える。最後に、条件付きブランチは、擬似レジスタを均等性に関してテストすれば、1つのブランチに沿って、それが衝数であることがわかり、他のブランチに沿って、それが衝数であることがわかる。

【0227】何れかのラベルに於いて、推論値に変化がなくなるまで、以下のステップを繰り返す。

- 1. infvals (擬似レジスタによって指標付けしたINFV AL配列) に於ける各擬似レジスタに対する定義リストをクリアする。
- 2. 静的プログラム順序でIL NODEに関して繰り返す。
- a)もし命令が簡単化でき、現在既知の推論値が与えられるならば、その命令をより簡単なバージョンのものと置き換える。命令の変化によって全ループが反復される。
- b) 現在の命令の実行に基づいてinfvals を更新する。
- i)もし命令が条件付きであって、その命令に関して値が推論できるのであれば、ターゲットLABEL 及びCGOTO に記憶されている推論値を適当な推論値によって更新する。
- ii)もし命令が無条件であって、擬似レジスタを定義しているなら、infvals に於けるその擬似レジスタの値を更新する。この値は、演算がSET であるか、又は特別な場合、例えば2つの偶数の和でなければ、未知である。
- c)もし命令がLABEL であれば、infvalと既にラベルにある推論値とを組み合わせる。
- d)もし命令がブランチであれば、infvalとブランチの LABERLに記憶されている推論値とを組み合わせる。infv alの変化によって全ループは反復される。
- e)もし命令が条件付きブランチであれば、その条件からの何れかの値推論はinfvalと組み合わされる。
- f)もし命令が無条件ブランチであれば、infval配列を次のLABEL に記憶されている推論値に変える。これは、それらの静的順序に従って命令を処理するために行われ、無条件ブランチに於ける推論値は、その静的サクセサに於けるものと同じではない。

【0228】図17は、Address Check Eliminationの例を特に示す図である。解析の性能を改善するため、擬似レジスタは単純にODD、EVEN、又はUNKOWNよりは、その他の値を取ることができる。擬似レジスタは他の擬似レジスタ、又は2つの擬似レジスタの2進演算に対し

て、EQUIVANLENNTとしてマークすることができる。これによって、1つの擬似レジスタに関する情報を、他の擬似レジスタに伝播することが可能になる。例えば、擬似レジスタR1と擬似レジスタR2が等価だと分かったとする。もしこの方法がR1は偶数であることを示すことができれば(例えば、ブランチテスト結果を介して)、R2もまた偶数であるに違いない。

【0229】この方法は保守的方法であって、推論値は 単調に増加しなければならないことに注意されたい。言 い換えれば、もしこの方法がその実行中、値がプログラ ムの一点に於いて、常にEVENであると決定するならば、 その値が現実にEVENである場合に違いない。この方法 は、1つの繰り返し操作中に、擬似レジスタがEVENであ ることを示したり、また他の繰り返し操作中に、擬似レ ジスタがUNKNOWNであると示したりすることは決してな い。この特性から方法の終了を推論することは簡単であ る。

【0230】ホイスチング(compiler/oc_common/src/oc_hoist.c)

このホイスチング(hoisting:引き上げ)は、一般にはループ不変量コードモーションと言われ、ループに関して一定である計算を、そのループの外へ移動する処理である。この処理では、コードを各ループの繰り返しに対して一回実行する代わりに、単一時間で実行するので、有効なスピードアップが得られる。

- 1. ILの番号を付け直す(idは整列される)。
- 2. 各逆方向ブランチ(即ち、潜在的ループ)に関して、物事(things)のホイストを試みる。
- a) もしループに対し他のエントリがあれば、このループからホイストされるものは何もない。
- b)ループ内でIL NODEを静的順序で繰り返す。
- i) ノードが以下の条件を満足すれば、それをホイストすることができる:
- (a) ノードは"実際のレジスタ"を使用又は定義しない.
- (b)ノードはループ内の擬似レジスタセットを使用しない。
- (c) ノードは副次的効果を持たない。
- ii) ホイストできる何れかの演算(op)に関して、それが定義する何れの擬似レジスタも再命名する。
- iii)ループの上にIL NODEを移動する。
- iv)全てのIL_NODEの番号を付け直す。
- v)もしブランチを検出したら、ブランチのターゲット へ飛び越える(そのブランチが実行されているか否か は、判定できないから、コードをホイストできない)。

【0231】ホイスチングパスは00CTにとって必ずしも有効ではない。その主な理由は、多くのループはエントリポイントでもあるから、それらはループへの複数のエントリを持ち、ホイスチングパスによっては調べられないからである。この問題は、ループのターゲットとして

使用される新たなラベルが生成される"ラベル分割"を 実行することによって解決できる。次に、ホイストされ た演算はオリジナルラベルと、新たに生成されたラベル との間にリフトすることができる。これは直ちに実行さ れる。

【0232】共通式削除(CSE)(complier/oc_common/src/oc_cse.c)

共通式削除(Common Subexpression Elimination)は冗長な計算の削除を目的とする技術である。コンパイラ104は大域共通式削除(CSE)方法を使用する。

【0233】その基本的方法を図18の例と共に以下に 説明する。

- 1.変換先(図示例のライン1)を有する各IL NODEに関して、変更が行われている間に、以下を実施する:
- i)変換先全ての使用をペア(対)単位でチックし、一方が他方を支配しているか(Bへ行くのに、Aを通らねば行けない時、AはBを支配していると言う)を調べ、斯うした各AB(ライン2及び4)ペアに関して、以下を実行する。
- ii) AとBが"一致"しているかを調べ、もし一致していれば、次の式のペアには行かない。AとBは"共通式"である。
- iii)以下の方法で、AとBから始まるより大きい共通式を見つける。AとBが変換先を持ち、Bの変換先が独特の使用C(ライン5)を持っていれば、Aの変換先がCを支配すると共に、Cと一致するような使用D(ライン3)を持っているかをチェックする。もし持っていれば、DとCを共通式に加え、A=D、B=Cである更に大きい式を探す。
- iv) 2つの共通式A(ライン2、3)及びB(ライン4、5)を持ったので、コードをBの使用がAの代わりとなるように書き換える。もしAの変換先がBによって使用以前に変えられれば、新たな擬似レジスタに対してコピーが用いられる。

【0234】図18は、特に共通式の削除("CSE")の例を示す。

コピー伝播(compiler/oc_common/src/oc_copyprop.

コピー伝播 (Copy Propagation) は、割当ターゲットの使用を割当の変換元による置き換えを試みる変換である。コピー伝播はそれ自身では、コードの品質を改善しないから、割当結果が最早使用されないコードを屡々生成してしまう。コピー伝播方法を以下に説明する。

【0235】1. 各ASSIGN演算のためには:

- a)もしASSIGNの変換元が単一定義を有し、その定義の唯一の使用がASSIGNであって、そのASSIGNの変換先がその定義とASSIGNの間で、修正も使用もされない場合には、その定義を修正してASSIGNの変換先に向かう定義とし、そのASSIGNを除去する。
- b) ASSIGNの変換先の各使用について、ASSIGNはその使

用だけの定義かをテストすると共に、ASSIGNの変換元が ASSIGNと使用との間で、ライブであると共に有効である かをテストする。もし両テストが真であれば、変換先の 使用を変換元の使用に置き換える。

【0236】図19はコピー伝播の例を特に示す。図2 0は定数畳込みの例を特に示す。

定数畳込み(Compiler/oc common/src/oc cfold.c) 定数畳込み(constant folding)は、コンパイル時に定数に関する演算を評価する変換である。例えば、ILが2つの定数を加算する場合、定数畳込みはそれらIL命令を、加算の変換先を2つの定数和に割り当てる単一SET命令によって置き換える。

【0237】定数畳込みパス方法は非常に簡単である。各IL命令は順番に検査される。各算術及び論理演算(ADD、SUB、BAND、BOR等)について、その引数の全てが定数である場合には、IL演算は変換先擬似レジスタを定引数に関する演算値にセットするSET 演算によって置き換えられる。

【0238】パターン整合(Compiler/oc_common/src/oc_pattern.c)

コンパイラ104は、IL命令の既知のパターンを、更に効率的バージョンのものに置き換えるパターン整合最適化パスを有している。現在は、OOCTによって発生されるILパターンと共通に整合するパターンはない。従って、パターン整合パスは実行されない。

【0239】ターゲットコードの発生

I Lが発生され、そのコードの品質を完全するための変換が実施されたあと、コンパイラ104の3つの主なパスが、コード発生のために用いられる。この点までは、I L及び変換パスはマシン独立であったが、これら3つのパスはターゲットアーキテクチャに強く依存している。

【0240】命令の畳込み(Compiler/oc common/src/i x86 ifold.c)

OOCTのILはRISCの様なアーキテクチャであり、修正なしては効率的なターゲットアーキテクチャへのマッピングを行わない。特に、全てのIL命令に対しターゲット命令を発するには、OOCTのILは次善のものである。ターゲットアーキテクチャはCISCアーキテクチャであるから、複数のIL命令は屡々それらを組み合わせて、単一ターゲット命令とすることができる。命令の畳込みパスは、組み合わせて単一命令にすることのできるIL命令グループを作ることによって問題を解く様に設計される。

【0241】命令畳込みパスは、予め定められた多くの 異なる命令の組合せの1つを検索する動作を行う。この 場合、以下の組合せが用いられる。

- ・定数がADD、SUB等の種々の演算に畳み込まれる組合せ。
- · SETCC 命令が、条件コードに基づいて設定する命令に

畳み込まれる組合せ。

- ・同じ引数を持つDIV 、REM 対が一緒に畳み込まれる組合せ。
- ・ADD 、SUB 及びASL 演算を組み合わせて、単一"lea"演算、或いはLOAD又はSTORE のアドレス計算にできる組合せ。
- ・16ビットのBSWAP、STORE の組合わせが、2つの別々な8ビットの記憶に畳み込まれる組合せ。
- ・LOAD演算の結果が第2引数をとして用いられるとき、 LOAD演算が種々の演算に畳み込まれる組合せ。

【0242】命令畳み込みパスは、命令を畳み込むべきか否かを簡単に決定するが、実際に畳み込みを行うのではなく、畳み込みはマシンコード発生パスに任せる。命令畳み込みパスは、2つの方法で畳み込まれる命令をマークする。その第1は、ノードの各オペランドに"fold"ビットを用いてマークすることができる。第2に、その使用の全てを他の命令に畳み込ませた命令に、ILCOMBINE フラグ、及び命令の畳み込まれ方に関する情報を与えるmmFoldフィールドを用いてマークする。レジスタアロケータ及びマシンコード発生は、正しく動作するためにこれらのフィールドを用いる。

【0243】ターゲットレジスタ割当(Compiler/oc_ common/src/ix86 _ regalloc.c)

レジスタアロケータ(RegAlloc)が可能なREGINOFOの全てに対するレジスタを選ぶと、それらの物理レジスタを擬似レジスタの代わりに使用するためには、コードを調べ、それを修正する必要がある。更にアセンブラがそれら命令のためのコードを発生できるように、実レジスタに幾つかの追加擬似レジスタを一時的に入れる必要がある。この場合、一般に、RegAllocがそれらレジスタに置いた値を保管及び回復するため、スピル及びフィルコード(spill and fill code) の挿入が必要になる。これをするためには、OC RegUseAlloc は制約アロケータ(Get Reg)を用い、スピル及びフィルコードを挿入してレジスタを再使用する。

【0244】OC ReglseAlloc は、コードに関して単一パスを実行し、"スタット(stat)"配列した物理レジスタの状態のトラックを修正及び保持する。このスタット配列は、如何なる瞬間も、各レジスタに在る(又は在るべき)もの、及びレジスタ又はスピル場所(又は両方)が正しいか否かを記録する。OC RegUseAlloc はその各々が現在処理されている命令に対して、特定の修正を行う一連の段階として働く。複数のIL命令が命令畳込みパスによって一括畳み込まれた場合には、それらは単一命令として扱われる。それらの段階は以下の通りである

【0245】1.もし命令が物理レジスタを直接使用したら、この使用後、レジスタにフィルが発生したかを確かめ、RegAlloc解析によって擬似レジスタに割り当てられたレジスタを使用するように命令を修正し、全てのレ

ジスタをロックして、再利用されないようにする。

- 2. GetReg対する前の命令のコールによって、一時的に割り当てられたレジスタを使用するように命令を修正し、これら全てのレジスタをロックする。
- 3. 命令が修復したレジスタを表すスタット配列の状態情報をクリヤして、必要なスピルを挿入する。変換先レジスタを、RegAllocによって割り当てられたレジスタがもし在れば、それに変える(但し、このレジスタは、必要に応じてsrcを保持できるから、ロックする必要はない)。
- 4. ターゲットコード発生を必要とするレジスタに、変換元を入れるようにコードを修正する。これは、レジスタに存在する必要のある変換元オペランドのために Get Reg をコールすることを含む。
- 5. ロックされた全てのレジスタを開錠する。
- 6. ターゲットコードに必要な実レジスタを使用するための変換先を固定する。これはGetRegのコールを必要とする。
- 7. この演算の結果を表すスタット配列を完了させ、全ての使用レジスタを固定し、それらの"前の"場所を次の命令にセットする(従って、如何なるスピル/フィルも、この完了した命令の後に置かれる)。
- 【0246】このスタット配列は、理解する上で重要である。これは物理レジスタ(MM_NumReg以下のレジスタは全て物理レジスタである)によって指標付けしたデータ構造の配列であって、与えられた物理レジスタ状態を示す。このデータ構造は以下のフィールドを含んでいる
- 1. ri:現在、この実レジスタと関連する擬似レジスタを識別するREGINFO 構造(無関連を示す場合は O)。これはRegAllocによってこのレジスタに割り当てられた擬似レジスタか、又はGetRegによって一時的に割り当てられた擬似レジスタである。
- 2. alt ri:このレジスタに在る追加擬似レジスタを 識別するREGINFO 構造。これは、GetRegが擬似レジスタ を物理レジスタに割り当て、RegAllocがもう1つ別の擬 似レジスタを此処(ri)に入れるときに使用される。
- 3. flags:レジスタの状態を識別するフラグである。例えば、RegValidは、レジスタの値が有効であることを示すのに使用される。もしRegValidがセットされていない場合には、使用する前にレジスタをフィルしなければならない。可能なフラグの完全な説明については、ix86 regallocを参照。
- 4. before: このレジスタにスピル又はフィルを置くべき命令。

【0247】マシンコードの発生

ターゲットに対するマシンコードは2つのパスで発生される。その第1パスは、ブランチオフセットが計算できるように、命令のサイズを決めるのに用いられる。また、第2のパスは実際のコード発生を行う。2つのパス

は、第1のパスがコードをスクラッチバッファに発生 し、正しいブランチオフセットを持っていないことを除 けば同じであるから、全てのコードは共用される。

【0248】両パスは、順にIL命令を通る単一パスからなっている。各命令に対して、演算コードとその形式によって指標付けされたテーブルは、コード発生機能を検索するのに使用される。これらコード発生機能は、ターゲットの詳細を熟知する必要なしに、一般化されたターゲット発生法であるEMITマクロを使用する(ix86Asm Emit. [h,c]参照)。これらのマクロは、ターゲットアドレシングモードの何れをも使用する命令のアセンブリを容易にする。

【0249】セグメント管理

OOCTによってコンパイルされるコードは、SEGMENT データ構造に記憶される。セグメント管理には、これに関連する多くの重要な問題がある。そこで、第1に、セグメント記憶を扱う特別なメモリアロケータについて説明する。第2に、如何にセグメントを発生し、システムに導入するかを説明する。第3に如何にセグメントが削除されるか(このオプションがonの場合)を説明する。そして最後に、セグメント削除がonの場合に用いられるセグメントロッキングについて説明する。

【0250】セグメントアロケータ (compiler/SegAllo c. [h, c])

00CTに於けるセグメントに関する記憶管理は、特別なアロケータによって取り扱われる。00CT初期化の際、セグメントアロケータ(SegAlloc)は、メモリの大きいチャンクによって初期化される。次いで、SegAllocユニットは、可変サイズメモリの不使用チャンクに対して、前に割当てられたメモリチャンクの開放を要求すると共に、現在のメモリ使用に関する統計を要求する能力を提供する。

【0251】SegAllocは、可変サイズ割当を取り扱わねばならないため、ZONEアロケータより複雑である。SegAllocは全く標準的な割当方法を使用する。このアロケータは、チャンクの分類されたフリーリストを維持し、割り当てられたブロックに関して、32ビットのヘッダを用いてそのサイズを示す。メモリのチャンクを割り当てるため、要求サイズに合ったチャンクに関し、そのフリーリストを検索する。もしチャンクの残りが最小サイズより大きい場合には、それを分割して、その残りをフリーリストに加える。チャンクを開放するには、それをフリーリストに加える。自由化メモリのスピードは重要な因子ではないから、フリーリストは、単一フリーブロックに組み合わされた隣接フリーブロックに関して検索される。

【0252】セグメントの生成及び導入(compiler/ooct trace.c,compiler/SegMgr.[h,c])

コンパイルの主要段階が完了した後、最終結果は再配置 可能なターゲットコードを含むメモリのブロックであ る。次のステップは、そのコードに対するセグメントを生成し、セグメント用に割り当てられたスペースにそのセグメントを導入することである。OOCT Install がこの機能を果たす。最初、このセグメントのための場所はZONEメモリ領域に割り当てられる。セグメントは、ブロックピッカ114によって選択された基本ブロックのリスト(それ故、セグメントが与えられたオリジナル命令を含んでいるか否かを調べるため、後で検索することができる)、及び発生されたコードによって初期化される。SEGMGR Install に対するコールは、セグメントをメモリの連続ブロックに変え、そしてそれを、SegAllocユニットを使用するセグメント用に割り当てられたスペースにコピーする。

【0253】セグメントを生成し、それをセグメント割当スペースに移動した後、何れのオリジナル命令が、それらのためにコードをコンパイルさせたかを示す変換テーブルは、更新されねばならない。外部エントリである各オリジナル命令について、変換テーブルはそのエントリに対して発生されたコードの正しいアドレスによって更新される。更に、変換テーブルは、K命令が有効なエントリを有していることを示す TRANS ENTRY FLAGによってマークされる。

【0254】セグメント削除(compiler/ooct_trace.c,compiler/SegDel.[h,c])

コンパリラ104が変換テーブルにエントリを書き込むとき、既に其処にあった古いエントリに上書きすることができる。インタプリタ110は古いエントリを読むことも、また古いセグメントにジャンプすることもできない。セグメントが変換テーブルへのエントリを持たず、そのセグメントを使用するインタプリタ110がない場合、そのセグメントを削除することができ、そのメモリは他のセグメントのために使用することができる。この項では、コンパイラが如何にしてセグメントの削除可能を検出し、そしてそれを削除するかを説明する。また、通信の項では、セグメントロッキング及びセグメント削除について詳細に説明する。

【0255】コンパイラ104が変換テーブルのエントリポイントを上書きする際、コンパイラは古いエントリポイントを削除リストに置く。新たなセグメントを導入後、コンパイラ104はSEGDEL TryDeletionsをコールする。この手続きは削除リストの各エントリポイントをチェックする。もしインタプリタがエントリポイントを使用していなければ、そのエントリポイントがその後、再使用されないように削除する。

【0256】全てのセグメントはエントリポイントカウンタを有している。エントリポイントが削除されると、コンパイラ104はセグメントのエントリポイントカウンタを減算カウントさせる。セグメントのエントリポイントカウンタが0になったとき、インタプリタ110はセグメントを使用しておらず、新たなインタプリタ11

○がそれにジャンプすることはできない。コンパイラ1○4はセグメントを削除し、そのメモリを解放して他のセグメントがそれを使用できるようにする。

【0257】セグメントロッキング

セグメントに対する各エントリポイントは、そのエントリポイントに関してロックとして作用するカウンタを有している。このカウンタは、エントリポイントを使用するインタプリタ110の数を記録する。そのカウンタ値が0より大きい間、エントリポイントとそのセグメントはロックされ、コンパイラ104はそれを削除することはできない。エントリポイントロックの最も重要な特徴は、セグメントをロック及びアンロックする命令が、セグメント自身の一部ではないことである。このことは、インタプリタ104がロックを保持しない限り、セグメントについて如何なる命令も実施できないようにしている。コンパイラ104及ぶインタプリタ110に関する文書は、セグメントロッキング機構について詳細に説明している。

【0258】他の問題

コンパイラ104については、他の項で述べるには相応 しくないが、理解する上で重要な幾多の問題がある。

[0259] [0259] [0259] [0259] [0259] [0259] [0259] [0259] [0259] [0259] [0259] [0259] [0259]

コンパイラ104は最初、動的には拡大しない小さなス タックを割り当てられる。しかし、都合の悪いことに、 コンパイラ104は多くの再帰的手続きを用いるので、 それが必要とするスタックのサイズが、用意されたもの より大きくなることが屡々起こる。GranPower に関する プログラムを実行している間に、コンパイラ104が回 復させられないページフォールトが、スタックオーバフ ローに起因して起こる状態が見られる。コンパイラ10 4のセクションを書き換えたり、又はスタックオーバフ ローによるページフォールトの正しい取り扱い方を決め てみたりする代わりに、OOCT bufferから割り当てられ たものより更に大きいスタックが用いられる。このスタ ックのサイズは、それが決して制限因子 (ZONEサイズの ような他の因子は大きな制限となる)とはならないよう に選択された。斯うしたスタックを使用するため、クリ ーンなインタフェースOOCT Warp Stack が設計され た。このインタフェースは、OOCTの大きなスタックスペ ースを用いる機能をコールすることができる。OOCT Wa rp Stack から帰ったときも、スタックポインタは変化 されない。従って、コンパイラ104がシードをコンパ イルするために、ooct Compile Seedを介して主要な エントリポイントに入っても、それはOOCT Warp Stac k を使用したと見なされる。

【0260】表 明(coomon/assert.[c,h])

コンパイラ104のコードは、沢山の表明(ASSERTION) 文を有している。この表明文は一貫性の制約及びその他 エラー状態をチェックするために、コンパイラ104の 至る所で使用される。表明文は2つ主要な役割をする。 デバッギング環境では、表明不履行は、問題を調べて見つけるのに有効な情報を表示又は記憶する間、プログラムを停止させる。また、本番(コンパイル)環境では、表明はエラー状態をキャッチするのに使用され、そうした状態が発生した時には、コンパイル動作から安全に抜け出すのに使用される。例えば、もしコンパイラ104がメモりを使い切ったら、コンパイラ104によるそのシードコンパイルを停止させる。

【0261】サービスルーチン (common/service.h) サービスユニットは、KOI モニタによっては提供されないprintf及びmemset等の標準Cライブラリに於いて典型的に提供されるサービスを提供する。このユニットはこれらシステムコールを、ウィンドウズ及びファームウェア構造に於いて、違った扱いをする必要性を取り除くことを意図している。これらサービスルーチンの基本的実行対象は2つ有って、1つはウィンテスト(Wintest) プロジェクトに対してであり、他の1つはファームウェア構造に対してである。

【0262】VIII. ウィンドウズのテスト環境

ウィンドウズのテスト環境は、ODCTシステムの高速開発 及びテストに於いて、大きな役割を果たす。ウィンドウ ズを用いた開発によって、標準デバッギングツールがMS VCのもとに用意されている。更にプロファイラ(profile r)等の有効なツールが利用可能となっている。テストを 目的として、テストスピードを上げかつその適用範囲を 広げる特別なテスト方法がウィンドウズを使って開発さ

【0263】この項では、まず模擬的Granpower 環境について説明し、次いで進歩したテスト技術の殆どを実行する比較ユニットについて説明し、最後にコンパイラ104のコードダンプについて説明する。

【0264】模擬的 GRANPOWER環境

OOCTの初期テスト、更に進歩したテスト、及び性能解析を実行するため、ウィンドウズ環境下で走行するインタプリタが必要であった。インタプリタ110自身は修正を必要としなかったが、GranPower に供給される初期化コール及びAOIシステムコールを書き込む必要があった。OOCTがウィンドウズ環境下で走行するためには、コンパイラ104がインタプリタ110から個別タスクとして走行するから、多重"タスク"の実行が必要とされた。

【0265】初期化

ウインドウのもとで模擬環境を生成する第1の段階は、 KOI データ構造を正しく初期化するコードを生成し、OO CTタスク用のKOI の初期化API を模擬化することであった。インタプリタ110は何れのコードも実行できるように、多くのデータ構造が適当に初期化されることを期待する。更に或るデータ構造の要素は、OOCTを使用するかどうかを制御する。我々は初期化コードの基礎をファ ームウェアの初期化処理に置くことによって、インタプリタ110を走行させるための正しい初期化をシミュレートすると共に、その動作を制御した。同様に、KOIの初期化APIは、OOCTタスクを実行するため、ファームウェアが使用するコードに基礎を置いた。これは標準ウィンドウズのデバッギング環境下で働くインタプリタ110(例えば、OOCT Initに対するコール)間に於けるインタフェースの初期書込み及びテストを可能にする。またこれはインタフェースの変更及びテストを簡単にする。

【0266】AOIシステムコール (wintest/MiscStubs.c, wintest/MsgStubs.c)

インタプリタ110は、利用可能なAOI システムコールの全てを持つ環境下での実行を期待する。実行可能なものをコンパイル及びリンクするためには、AOIシステムコール用スタブ (stub) を生成する必要がある。システムコールの多くは、ウィンドウズ環境下でシステムテストを実施している間は意味を持たないので、それらコールは単に空(empty) 機能として (単にリンケージ目的だけに)残される。AOI システムコールはタイミング(ScGtmSet, ScGtmRef)及びメッセージ(messgAlc, ScMsgSnd, ScMsgRcv)のために用意され、実施される。

【0267】00CTは、Execとコンパイラ104によるプロセス間通信のためのメッセージ受け渡しシステムに大きく依存する。ウィンドウズ環境下では、それらAOIシステムコールのグミーバージョンは、同じタスク内のスレッド(thread)が通信(上記の)することを可能にする。メッセージシステムコールのウィンドウズバージョンは、ロッキング及びメッセージ待ち行列を使用するシステムコールの仕様を完全実施する。

【0268】Compiler/EXEC 用分離スレッド

ウィンドウズ環境下での実施及びデバッギングを簡単にするため、分離処理の代りに、コンパイラ104及びインタプリタ110に対し分離スレッドを用いた。スレッドを用いることによって、2つの"タスク"間に於けるメッセージ受け渡しは簡単に実行される。またデバッギングは2つの理由から更に容易になる。即ち、デバッガはそれぞれ単独で両方のタスク(インタプリタ110とコンパイラ104)に使用できること、そしてデバッガは複数スレッドに使用できるように設計されているからである(我々は多重処理をデバッギングするツールを備えたデバッガを知らない)。

【0269】比較ユニット

OOCTは非常に価値があると証明された独特のテスト方法を使用する。OOCTのコンパイルされたコードは、インタプリタ110の結果と正確に同じ結果を生まなくてはならないから、それらの結果を直接比較する方法が生成された。ウィンドウズのテスト環境下では、OOCTとインタプリタ110の両者のもとでプログラムを走らせ、中間結果を最小単位で比較する能力が内蔵されている。これ

らの比較は、命令毎にチェックするように任意に細かく分けることができる。プログラムの動作を比較する能力と共に、自動テスト発生器が書き込まれている。このテスト発生器は、実行され、比較される"ランダム"コードを生成する。この自動テスト発生及び比較は、OOCTが正しく動作していることを確かめる極めて大きなプログラムの組を用意する。更に、自動比較はコンパイルされたコードとインタプリタ110が最初に異なる場所を指摘するから、発生したバグをピンポイントで指摘する極めて価値のある方法を提供する。

【0270】この項では、比較ユニットを2つの段階に分けて説明する。第1段階では、コンパイルされたコードの結果と、インタプリタ110の結果とを比較するインフラストラクチャについて説明する。第2段階では、テストで使用するランダムコードの発生について説明する。

【0271】比較インフラストラクチャ

比較インフラストラクチャは、同じKプログラムの2つ のバージョン実行するという考えに基づいている。そこ では模擬Kマシン(レジスタ及びメモリ)のマシン状態 を特定の回数だけ、チェックポイントで検査する。次い で、それらチェックポイントでの検査の結果を比較し、 コンパイルされたバージョンと解釈された(interprete d) バージョンが同じ結果を与えているかを決定する。 【0272】図21は本発明の実施形態による比較イン フラストラクチャを有する上記処理の例を特に示す。実 際には、この比較テストは2つのウィンドウズ処理とし て実行される。親(主)処理はブランチロギング及びコ ンパイルを持つ完全な00CTシステムを実行し、子(副) 処理はKOI の解釈されたバージョンだけを実行する。こ れら両処理はそれらのチェックポイントログをメモり (子は共用メモリ)に書き込み、模擬Kマシン状態への 両処理の効果 (影響)を記録する。親処理はチェックポ イントログ内のデータを比較し、何れかの矛盾(不一 致)が在ればそれを報告する。

【0273】コード発生

比較テスト用のランダムコード発生は3つのユニットによって行われる。先ず、KアセンブラはC機能コールを用いて、Kマシンコードを作る機構を用意する。第2のユニットはK演算コードの種々の基本ブロックを生成するために設けられる。そして、最後はランダム制御フローユニットで、多くの異なる形式の制御フローを持つコードを発生させる。

【0274】Kアセンブラ (wintest/OOCT Assemble. (h,c))

KアセンブラはCプログラムからKコードを発生するための簡単な機構を用意する。各K演算コードはその演算コードに対する命令を特別にアセンブルするのに使用する機能を有する。個々の命令は引数として、コードを何処に記憶するかを指定するポインタ、ラベル(多分空)

の名称、及び命令に使用されている各フィールドに対する引数を取る。この機能はフィールドをそれらの正しい場所と組合せ、コードをバッファに書き込む。ラベルに対するブランチはラベルの定義以前に起こるから、コードに関する第2パスはブランチの変換先を分析するのに使用される。

【 O 2 7 5 】 ランダムK演算コード生成ユニット(wint est/GenArith.c, wintest/GenCassiest.c, Wintest/Gen Misc.C)

種々の形式の命令をテストするため、それら形式の命令 を含む基本ブロック(ストレートラインコード)を発生 する各ユニットが生成される。特に、算術及びシフト演 算、Cアシスト命令、及びOOCTによって実行される他の 全ての命令を発生するユニットが生成される。これらユ ニットに対する主要インタフェースは、FillBasicBlock ルーチンを介している。このルーチンは引数としてメモ りバッファ及び多数の命令を取り、与えられた多数の命 令 (ランダムに選ばれた)をバッファに書込む。FillBa sicBlockルーチンは機能発生命令配列からランダムに選 んで、命令を加える。ユニットは発生できるK演算コー ド毎に、1つの命令発生機能を含んでいる。この命令発 生機能は、アセンブラに対する引数として適当なランダ ムな値を選び、命令をアセンブルする。命令は完全にラ ンダムには発生されない。その代わり、ある制限のもの に発生される。例えば、レジスタをランダムに選んで変 換先とする場合、決してベースレジスタを使用しない。 また、コードが前もって決められた多くのメモリ場所を 使うことも制限される。我々のテストでは、これらの制 限は非常に重要であるとは示されなかった。もし将来、 それが重要であると分かれば、更に複雑な処理を用いて その制限の幾つかを緩和することはできる。

【0276】ランダムテストは多くの異なる命令間の相互作用をテストするので重要であり、OOCTのようなコンパイラ104にとって特に重要である。OOCTに於いて、命令をコンパイルすることによって作られるコードは、実質的に周囲の命令に依存して異なることができる。

【0277】図22は、異なる周囲命令に対して同じ命令のためのコードを発生するコード発生例を特に示す。 更にランダムテストは、プログラマがテストしない多くの場合をテストする。

【0278】ランダムK演算コード生成ユニットは、ある種のテストに対してそれ自身で有効である。例えば、新たな演算コードを実施するとき、このユニットは、その演算コードを用いる命令の基本ブロックを実行する簡単なループを生成する非常に有効な方法であることを立証している。個々のユニットが有効であるとは言え、コンパイラ104の幾つかの特徴を完全にテストするには、もっと複雑な制御フローが必要である。

【0279】ランダム制御フロー生成ユニット(wintest /Gdom control flow creation unit(GenControl)) は、

ストレートラインコードより更に複雑な形式の制御フローを用いるテストを生成するのに使用される。GenControlは単一基本ブロックから始めて、幾つかの変換(ランダムに選んだ)を実施する。現在実施されている変換は下記の通りである。基本ブロックは2つの基本ブロックは分イヤモンドによって置き換えることができる。これは条件付きブランチを表し、其処では2つの経路が結合し直して一緒になる。基本ブロックはループによって置き換えることができる。基本ブロックは3つの基本ブロックによって置き換えることができ、其処では第2の基本ブロックに対して機能コールが行われ、第3基本ブロックに戻る。

【0280】基本ブロックに関して、特定数の変換が実行された後、命令で満たす必要があるランダム発生の制御フローグラフが存在する。これは2つの部分からなっている。第1の部分では、基本ブロック自体に対するコードを発生するため、前項で説明したランダムK演算コード生成ユニットが使用される。第2の部分では、命令を満たしてブランチ及びループを実行する。ループは固定回数繰り返す所定のテンプレートを使用する。条件付きブランチに対しては、ランダムテスト命令が使用される。

【0281】 コンパイラコードダンプ

デバッギング及び最適化を目的として、多くのダンピング機構がウィンドウズ環境下のOOCTで使用される。主なダンピング機構は2つある。その1つはコンパイルされたK演算コード、IL、及びターゲットコード(もし発生されていれば)を含むコードリストを、コンパイルの間にダンプすることができる。第2の形式のダンピング機構は、テストを目的として、再コンパイル及びリンクすることができるアセンブリ形にターゲットコードをダンプするものである。

【0282】幾つかの段階の後、ILコードのコピーをダンプすることによって、与えられたコンパイラ104の最適化パス効果の正確性及び有効性を検査することができる。更に、作られた最終コードを検査することによって、コンパイラ104による各K演算コードのILへの変換の善し悪し、及び各IL命令に対して作られたターゲットコード及びK演算コードの品質をマニュアルで検査することができる。これらのコードダンプは、OOCTOptimize IL And Gen Code(compiler/ooct trace.c参照)に於けるコンパイラ104のパス間に挿入されたCOMBDUMPマクロを用いて制御される。このマクロは、K演算コード及びIL命令に関して繰り返すOOCTCombdump手続き(ooct combdump.c参照)をコールする

【0283】ウィンドウズ用の現在のプロファイリングツールは、動的に発生されたコードを正しく取り扱わない。それ故、第2の形式のダンプを用いて、1つの実行からの動的コードが、もう1つの実行からの静的コード

として使用でき、そして正しくプロファイルできるようにする。これは2段階で達成される。第1段階では、再コンパイル可能なフォーマットを持つファイルに、コンパイルされる各K演算コードのトレースを記録し、そしてコードをダンプする。第2段階では、プログラムをコンパイルして、それをOC USEDUMP フラグ(compiler/ooct dump.h参照)によって実行し、静的バージョンを使う代わりに前にコンパイルされたコードに対する動的コンパイルをoffする。プログラムのこのバージョンは、コードの品質に関する統計を記録するプロファイラによって実行することができる。

【0284】本発明の第2実施形態 動的最適化オブジェクトコード変換

第2実施形態の概容

アーキテクチャエミュレーションは、オリジナルアーキテクチャで使用するマシンコードを修正なしで実行できるように、1つのコンピュータアーキテクチャを他の異なるコンピュータアーキテクチャによって模倣することである。オブジェクトコード変換は1つのコンピュータアーキテクチャ用マシンコードを、他のコンピュータアーキテクチャ用マシンコードに変換する処理である。ここで述べる動的最適化オブジェクトコード変換システムはコンパイラ最適化技術を用いて、アーキテクチャエミュレーションのためのテンプレートベースのオブジェクトコード変換より高いオブジェクトコード変換は能を達成する。

【0285】第2実施形態に関する図の説明

図23は本発明の第2実施形態による動的最適化オブジェクトコード変換に用いるシステム構成を示す。図23はプログラム解釈の実行と同時発生の動的変換を示す概略図である。各インタプリタはコンパイラに対し変換要求を送ることができる。次いでコンパイラはインタプリタタスクにとって利用可能な変換されたコードを作る。多重実行ユニットを持つマシンでは、全ての処理が同時に実行される。

【0286】第2実施形態の詳細な説明

動的最適化オブジェクトコード変換システムは1つの命令セットの動的コンパイルを、もう1つ他の命令セットに対して実施し、テンプレートベースの変換又は解釈されたエミュレーションに関する性能改善を行う。動的最適化オブジェクトコード変換システムは、実行コードをプロファイルする任意の数のインタプリタを別の最適化コンパイラに組み合わせる。最適化コンパイラは実行コードからのプロファイリング情報を使用して、頻繁に実行されたコード部分を決定する。次いで、これらのコード部分はコンパイルされ、インタプリタに与えられる。このシステムの全体構造を図23に示す。

【0287】有意味のコンパイラ形式の最適化は、命令フローグラフに関する情報によってはじめて実行が可能になる。 伝統的なコンパイラでは、最適化が始まる前

に、全ルーチンが完全に解析されるので、フローグラフは明瞭に定義されて与えられる。アーキテクチャエミュレーションシステムの場合、コンパイルされるコードは、それが実際に実行される前には利用可能ではない。 更に命令及びデータは、実際にプログラムを走行させなければ、一般には区別することはできない。

【0288】それ故、フローグラフを決めるには、プログラムを実行しなければならない。インタプリタは最初にプログラムを走行させるのに使用される。インタプリタがプログラムを実行するとき、インタプリタはブランチ演算を行うことを動的コンパイラにその都度報告する。この情報のロギングは、幾つかの命令及び幾つかの接合点を識別する。プログラムが走行すると、フローグラフに関する情報はより完全にはなるが、全く完全とは言えない。システムはフローグラフに関する部分的情報によっても作動するように設計されている。この場合、最適化は潜在的に不完全なフローグラフに基づいて実施されるが、より多くの情報が利用可能になったとき、システムはその最適化コードを入れ替えられるように設計されている。

【0289】動的コンパイルは、インタプリタによって 集められたプロファイリング情報に基づいて、テキスト のどの部分を最適化すべきかを選択する。或るブランチ を実行した回数が閾値を越えたとき、ブランチの変換先 はコンパイルのシードになる。シードは、1単位として コンパイルされる変換元命令の部分を解析する始点であ る。この単位をセグメントという。

【0290】セグメントは、シードから変換元命令を最適化した結果得られた命令を含んでいる。セグメントは1単位として導入及び非導入される。インタプリタがコンパイラをコールして、コンパイラにブランチについて知らせると、もし変換先コードが在れば、コンパイラは制御をセグメントに移すことを選択する。同様に、セグメントは制御をインタプリタに移し返すためのコードを含んでいる。

【0291】セグメントが不完全で、変換元プログラムから可能なフロー経路のサブセットしか表していない場合もある。しかし、この不完全な表現は正しいエミュレーション動作と干渉はしない。もしオリジナルコードを介して、新たに予想外のフロー経路が生じた場合には、制御フローはジャンプしてインタプリタに戻る。後で、同じセグメントは新たな制御のはがれを説明するために置き換えられる。

【0292】第2実施形態の特別目的

本発明は、アーキテクチャエミュレーションシステムに 於ける性能改善のために最適化オブジェクトコード変換 を使用する。

【0293】第2実施形態の要約

ここで述べた動的最適化オブジェクトコード変換システムは、アーキテクチャエミュレーションのため、コンパ

イラ最適化技術を用いて、テンプレートベースのオブジェクトコード変換より高いオブジェクトコード変換性能を達成する。本発明は、アーキテクチャエミュレーションシステムに於ける性能改善のために最適化オブジェクトコード変換を使用する。

【0294】本発明の第3実施形態

同時動的変換

第3実施形態の概容

動的変換は、1つのマシン語で書いたコンピュータプログラムを、そのプログラムの実行中に、他のマシン語で書いたものに変換する動作である。ここで述べる同時動的変換システムは、プログラム解釈の実行と同時に変換を行う。

【0295】第3実施形態に関する図の説明

図24は本発明の第3実施形態による同時動的変換に用いるシステム構成を示す。図24はプログラム解釈の実行と同時の動的変換を示す概略図である。各インタプリタはコンパイラタスクに対し変換要求を送ることができる。次いで、コンパイラタスクはインタプリタタスクにとって利用可能な変換されたコードを作る。多重実行ユニットを持つマシンでは、全ての処理が同時に実行される。

【0296】図25は、例えば1つのタスクとして実行する間、インタプリタとコンパイラを組み合わせることと、また例えば、本発明の第4実施形態に従って、異なるタスクとしてそれらを分離することとの違いを示す。図25は、インタプリタとコンパイラタスクを組み合わせた時の待ち時間と、分離した時の待ち時間の概略を示す図である。

【0297】第3実施形態の詳細な説明

同時動的変換の目的は、インタプリタが実行状態にある 間に、実行プログラムを更に効率的な形にコンパイルす ることによって、インタプリタの性能向上を図ることで ある。インタプリタの実行と同時に動的変換を行うた め、コンパイラは多重実行ユニットを有するシステムに 関して分離タスクとして実行される。コンパイラタスク は、或る命令を変換する要求を受け、一定の変換された コードによってその要求に応えるサーバである。分離タ スクとしてコンパイラサーバを置くことには、幾つかの 利点がある。即ち、その第1は1つ以上のインタプリタ タスクが、同じサーバに対して要求することができる。 第2に、インタプリタタスクは、先に進む前に、コンパ イル要求の結果を待つ必要がない。第3に、インタプリ タ及びコンパイラは、それぞれのタスクに於ける故障か ら隔離される。そして、第4に、インタプリタ及びコン パイラは利用可能なプロセッサの数に応じて、仕事がよ り平均化するようにスケジュールを組むことができる。 これらそれぞれの利点ついては以下の詳述する。

【0298】分離コンパイラタスクを持たない動的変換システムは幾つか現存している。 サンマイクロシステム

ズ(Sun Microsystems)社のジャバ仮想マシン(Java virt ural machine) はその一例である[2]。この仮想マシンは手続きを呼び出すことによって動的変換要求を発することができる。しかし、このシステムでは、インタプリタはプログラムの実行を継続する前に、変換要求が完了するのを待たなければならない。もう1つの例は、富士通社の一挙に命令ページを変換するOCT動的変換システムである[1]。このOCTシステムでは、プログラムの実行を継続する前に、変換要求が完了するのを待たなければならない。

【0299】また、ジャバの変換元コードをジャババイトコードに静的変換するのに利用できる変換サーバがある[3]。これらのサーバはジャバのプログラムが走行している間は動作しないので、動的変換ではなく、静的変換のための分離コンパイラタスクの利益を提示している。

【0300】分離コンパイラタスク構成の第1の利点は、複数のインタプリタタスクが同一サーバに対して変換要求をすることができる点にある。それらの変換要求は、それらの実行可能なイメージに、それを更に小さくするコンパイラコードを含まなくてもよく、インタプリタ命令とコンパイラ命令との間、或いはインタプリタデータドータとコンパイラデータとの間にキャシュ競合を起こさない。効率的キャシュの使用は、殆ど全てのモダンなプロセッサにとって重要であるから、これは大きな利点である。

【0301】分離コンパイラタスク構成の第2の利点 は、インタプリタがコンパイラの待ち時間を見なくて済 む点である。図25は待ち時間の差を示している。イン タプリタとコンパイラの組合せタスクでは、インタプリ タはコンパイラが命令変換を完了するまでは、命令を実 行しない。分離タスクの場合は、インタプリタは、コン パイラが動作している間に、直ちに命令実行を再開す る。分離タスクによって為される全仕事量は、変換要求 をしてその回答を受けるから大きくなるが、待ち時間が 小さいと言うことは、コンパイラが働いている間、シス テムユーザが休止時間を持たなくて済むことを意味す る。また、コンパイラが働いている間も、インタプリタ タスクは割り込み等の外部事象に応答することができ る。これは組合せタスク構成では不可能である。実際、 組合せ構成に於いて、インタプリタがコンパイラの待ち 時間を経験するという事実は、コンパイラの複雑さ及び 変換されたコードの品質に制限を置くことになる。例え ば、ジャバのJust-In-Timeコンパイラはジャバシステム と対話しているユーザが休止を経験しないような十分な 高速でしなければならない。これは複雑な最適化を禁止 することになる。同様に、OCT システムはコンパイル時 間を減少させるため、1つの変換された命令を最適化す るだけである。分離コンパイラタスクは、複数の命令に わたって最適化の実施を可能にする。

【0302】分離コンパイラタスクの第3の利点は、インタプリタタスクとコンパイラタスクに於ける故障が互いに隔離される点にある。このことは、もしコンパイラがアドレス例外や、その他の例外状態に遭遇しても、インタプリタタスクは影響を受けないことを意味する。コンパイラは故障の後、それ自身をリセットし、次の変換要求に関する仕事を続ける。インタプリタタスクは、変換要求を終了するのにコンパイラを待つことはないから、コンパイラの故障を知らずに済む。

【0303】分離コンパイラタスクの第4の利点は、コンパイラタスクとインタプリタタスクに対する負荷のバランスを取ることができる点である。動的変換システムでは、インタプリタタスクが非常に忙しく、コンピュータのCPUの全てを必要とする時期があり、またインタプリタタスクが遊休状態で、CPUが使用されていない時期もある。インタプリタとコンパイラの組合せ構成では、コンパイラはインタプリタが実行時にコールされるだけだから、コンパイルの仕事の殆どはインタプリタの実行時に行われる。従って、これは遊休CPUサイクルの利点を使用しない。分離コンパイラタスク構成では、コンパイラはインタプリタが遊休状態にあるときでも動作を継続する。コンパイラはインタプリタが将来使うかもしれない変換されたコードを作成する。

【0304】第3実施形態の特別目的

本発明の第3実施形態は、より小さな実行可能なイメージサイズを与え、キャシュ競合を低減し、インタプリタ実行の待ち時間を短縮し、故障を隔離し、更に良い負荷のバランスをとる複数の物理的実行ユニット有するシステムに於いて、複数インタプリタの実行と同時に動的変換を行うことを目的とする。

【0305】第3実施形態の要約

ここで述べた動的変換システムはプログラム解釈の実行と同時の変換を行う。このシステムはインタプリタタスクの実行に重大な影響を与えないように、分離コンパイラを使用する。本発明は、より小さな実行可能なイメージサイズを与え、キャシュ競合を低減し、インタプリタ実行の待ち時間を短縮し、故障を隔離し、更に良い負荷のバランスをとる複数の物理的実行ユニット有するシステムに於いて、複数インタプリタの実行と同時の動的変換を用いる。

【0306】本発明の第4実施形態

エミュレータに関するプロファイリングの負担を低減する動的変換実行中のエミュレーション

第4実施形態の概容

アーキテクチャエミュレーションは、オリジナルアーキテクチャ用マシンコードが修正なしで実行できるように、1つのコンピュータアーキテクチャを他の異なるコンピュータアーキテクチャによって正確に模倣することである。オブジェクトコード変換は、1つのコンピュータアーキテクチャ用マシンコードを異なるコンピュータ

アーキテクチャ用マシンコードに変換する処理である。 ここで述べる動的最適化オブジェクトコード変換システムは、コンパイラ最適化技術を用いて、アーキテクチャエミュレーションのためのテンプレートベースのオブジェクトコード変換より高いオブジェクトコード変換性能を達成する。しかし、動的最適化オブジェクトコード変換を実現するにはプロファイリングが必要である。ここでは、プロファイリング負担を低減する方法について説明する。

【0307】第4実施形態に関する図の説明

図26は本発明の第4実施形態に従って、どの命令が変換可能であり、どの命令が変換不能であるかを記録するのに使用する変換テーブルを示す。図26はどのプログラムが変換可能であり、どのプログラムが変換不能であるかを示す変換テーブルである。この場合、プログラムはIバイトの単位で測られる。エミュレータは、どのエントリにブランチサクセサが対応するかをチェックし、変換可能なプログラムにジャンプするか否かを決定する。

【0308】図27は、本発明の第4実施形態による方 法が、エミュレータに関するプロファイリング負担を如 何に低減するかを示す。 図27は、エミュレータがどの 様にして変換可能なプログラムに関してロギングをon し、変換不能プログラムに関してそれをoffするかを 示す流れ図である。トリガ*1 命令及びトリガ*2 命令 は、両者ともログされねばならないが、トリガ*1命令 は変換可能プログラムと変換不能プログラムの間にジャ ンプしなくても良い。トリガ*2 だけがそれらの間にジ ャンプすることができる。ログフラグはエミュレータが 変換可能プログラムで走行しているか又は変換不能プロ グラムで走行しているかを覚えている。従って、トリガ *1 命令では、エミュレータは変換テーブルをチェック したり、又はログフラグを変えたりしなくても良い。従 って、エミュレータはブランチサクセサ命令が既にコン パイルされているかどうかだけをチェックし、直ちにコ ンパイルされたコードにジャンプする。トリガ命令*1 は、最も多く実行された命令を表すから、このアルゴリ ズムはエミュレーションに関するプロファイリングの負 担を低減する。

【0309】第4実施形態の詳細な説明

動的最適化オブジェクトコード変換は、更に高速な命令を作ることによって高い性能を実現できるが、それにはメモリ及び時間の点から見てコストが伴う。それ故、アーキテクチャエミュレーションでは、動的オブジェクトコード変換とエミュレーションの両方を一緒に用いる。この変換は最も多く実行され、高性能を必要とするメジャープログラムに対して用いられる。そして、エミュレータは変換プログラムがコンパイルを完了するまで、マイナープログラム及びメジャープログラムのプロファイリングのために作動する。変換プログラムはプロファイ

ルを用いてプログラムのコンパイル及び最適化を実施する。

【0310】未変換コードから変換されたコードにジャンプする命令をトリガ命令と言う。もしトリガ命令がマイナープログラムからメジャープルログラムへ、又はその反対にジャンプする場合、その命令をトリガ*2命令と言う。もしトリガ命令がマイナープログラム内、又はメジャープログラム内だけでジャンプする場合、その命令をトリガ*1命令と言う。変換プログラムはマイナープログラムでは動作しないから、マイナープログラムに於いてトリガ*1命令をプロファイルする必要はない。メジャープログラムの一部分は、他の部分がまだ変換されていない間に変換されるから、メジャープログラムに於いてトリガ*1命令をプロファイルする必要がある。トリガ*2命令はメジャープログラムへジャンプするから、マイナー及びメジャープログラムの両方でプロファイルする必要がある。

【0311】エミュレーションは、トリガ*2命令を実行した後に、3つの命令を実行する(図27参照)。先ず、変換プログラムがonしているかをチェックする。もしonしていれば、トリガ*2命令のサクセサが変換可能か否かをチェックする。もしサクセサが変換可能であれば、エミュレーションはロギングフラグを真にセットし、そしてサクセサが変換されたかをチェックし、もし変換されたバージョンが在れば、それにジャンプする。

【0312】エミュレーションは、トリガ*1命令を実行した後に、2つの命令を実行する(図27参照)。先ず、ロギングフラグがonか、offかをチェックする。フラグがoffなら、この命令はマイナープログラムにあり、プロファイルする必要はない。フラグがonならば、エミュレーションはサクセサが変換されたか否かをチェックする。

【0313】メジャー及びマイナー両プログラムは、それらのメモリアドレスによって区別される(図26参照)。エミュレータは変換テーブルを用いて、変換可能及び変換不能プログラムアドレスの関係を記録する。変換可能プログラムと変換不能プログラムの間を決して移動しないトリガ*1命令に関しては、ロギングフラグが既にその情報を持っているから、エミュレータは変換テーブルにアクセスしなくても良い。

【0314】トリガ*1 命令及びトリガ*2 命令に対するエミュレータの動作を分離することによって、エミュレーションに関するプロファイリング負担は低減される。

【0315】第4実施形態の特別目的

本発明の第4実施形態はエミュレータに関するプロファイリング負担を低減する方法を目指している。この方法は、変換可能な命令へ、又はそれからジャンプすることができ、ブランチサクセサが変換可能か否かをチェック

するコードをトリガ命令の後に置き、そして単にフラグをチェックして、ブランチサクセサが変換可能か否かを 調べるコードを他の全てのトリガ命令の後に置くことに よって構成される。

【0316】第4実施形態の要約

動的オブジェクトコードをエミュレーションと一緒に用いることは効果的ではあるが、変換プログラムを案内するプロファイリング命令のコストはエミュレーションの負担となる。形式の異なるプロファイリング命令を区別することによって、この負担を低減することが可能である。本発明は、エミュレータに関するプロファイリング負担を低減する方法であって、この方法は、変換可能な命令へ、又はそれからジャンプすることができ、ブランチサクセサが変換可能か否かをチェックするコードをリガ命令の後に置き、そして単にフラグをチェックして、ブランチサクセサが変換可能か否かを調べるコードを他の全てのトリガ命令の後に置くことによって構成される。

【0317】本発明の第5実施形態 動的変換のためのソフトウェアフィードバック 第5実施形態の概容

動的変換は、1つのマシン語で書いたコンピュータプログラムを、そのプログラムの実行中に、他のマシン語で書いたものに変換するする動作である。ある種の動的変換システムでは、プログラムを実行するインタプリタと呼ばれるタスクと、コンパイラと呼ばれるプログラムを変換するタスクとが、相互に分離される。インタプリタがコンパイラに対して要求を送る割合は、コンパイラがその要求を完成する割合に一致しなければならない。また、インタプリタが要求を送る割合がゼロに落ちてはならない。ソフトウェアフィードバックは、これら2つの割合を同じにする方法を提供する。

【0318】第5実施形態に関する図の説明

図28は本発明の第5実施形態によりインタプリタとコンパイラを分離した動的変換システムの全体構造を示す。図28は動的変換システムの構造図である。インタプリタはコンパイラに対して要求を送る。これに応答して、コンパイラは変換されたコードをインタプリタに送り返す。このシステムが最も効率的な動作をするには、これら要求と応答の割合が等しくなければならない。【0319】図29は本発明の第5実施形態によるソフトウェアフィードバック機構の構成要素を示す。図29はソフトウェアフィードバックを構成要素を示す。図29はソフトウェアフィードバックシステムの構成要素を示す図である。比較手続きは完成数から要求数を減算する。要求割合手続きはその差に基づいて割合を設定する。要求送付手続きは、現在の割合によって要求を送る。

【0320】第5実施形態の詳細な説明

動的変換システムでは、インタプリタタスクはコンパイ ラタスクに要求を送る。この要求には、プログラムのど の区画を変換するかをコンパイラに告げる情報が含まれている。要求を何時送るかを決める問題は、スケジューリング問題の一例である。インタプリタタスクが要求する割合は、コンパイラタスクがその要求を完了する割合に一致しなければならない。それ故、コンパイラは遊休状態になったり、或いは要求過多状態になったりはしない。

【0321】ソフトウェアフィードバックは、そうした 2つの事象の割合を等しくする方法である[1]。動的変 換システムでは、この方法は変換要求割合を変えて、変 換完了割合に等しくする。図29に示すように、ソフトウェアフィードバックシステムは3つの主要部分を有している。その第1は、変換要求数と変換完了数とを比較 する手続きである。第2は、この比較に基づいて変換要求の割合を変更する手続きである。第3は、変換要求が 第2の手続きの出力に依存するようにする手続きである。

【0322】動的変換システムに於いて、インタプリタタスクは、どの様な頻度でブランチ命令が特定の変換先アドレスにジャンプしたかをカウントする。このカウントが閾値を過ぎると、インタプリタはその変換先アドレスを含む変換要求を送る。この閾値はソフトウェアフィードバックによって設定される重要なパラメータである。閾値が殆どの実行カウントより低い場合には、変換要求割合は高くなる。閾値が殆どの実行カウントより高い場合には、変換要求割合は低くなる。実行カウントの典型的サイズは解釈されるプログラムによって変化するから、インタプリタの動作に自動的に適応するソフトウェアフィードバックは、閾値設定には理想的な方法である。

【0323】動的変換システムにおいて、ソフトウェアフィードバックシステムの比較手続きは、非常に簡単である。それは、コンパイラに対して送られる変換要求数と変換完了数との差を計算する。

【0324】要求割合手続きは、比較手続きによって計算された差に基づいて閾値を変える。もしその差がゼロであれば、閾値が高すぎるので、インタプリタによる変換要求送付は阻止される。その場合、要求割合手続きは閾値から一定値を減算する。もしその差がその最大許容値であれば、閾値が低すぎるので、インタプリタによる過剰な変換要求送付が行われる。その場合、要求割合手続きは閾値に一定値を加算する。

【0325】要求送付手続きは、インタプリタがブランチ命令を実行する際にコールされる。もしブランチ命令が同じ変換先アドレスに、閾値以上にジャンプした場合には、インタプリタは変換先アドレスを含む変換要求を送る。

【0326】第5実施形態の特別目的

本発明は、インタプリタタスクとコンパイラタスクとが 分離された動的変換システムに於いてソフトウェアフィ ードバック機構を用いて、コンパイラが遊休状態に入らないようにしながら、インタプリタによる変換要求送付割合とコンパイラによる変換完了割合とを等しくする。 最小閾値の使用によって、コンパイラは停止する。

【0327】第5実施形態の要約

インタプリタタスクとコンパイラタスクとが分離された動的変換システムに於いて、インタプリタがコンパイラに対して要求を送る割合は、コンパイラがその要求を完成する割合に一致しなければならない。また、インタプリタが要求を送る割合がゼロに落ちてはならない。本発明は、インタプリタタスクとコンパイラタスクとが分離された動的変換システムに於いてソフトウェアフィードバック機構を用いて、コンパイラが遊休状態に入らないようにして、インタプリタによる変換要求送付割合とコンパイラによる変換完了割合とを等しくする。

【0328】本発明の第6実施形態

動的変換のためのキューイング(待ち行列作成)要求 第6実施形態の概容

動的変換は、1つのマシン語で書いたコンピュータプログラムを、そのプログラムの実行中に、他のマシン語で書いたものに変換するする動作である。変換されるプログラムの各片に関して、システムは動的変換プログラムに対して要求をする。動的変換プログラムの使用中に行われる要求は待ち行列に入れられ、変換プログラムが遊休状態になったとき、それに引き渡される。待ち行列の実施は、その低減を計るため、システムコールと共用メモリ通信とを組み合わせて実施する。

【0329】第6実施形態に関する図の説明

図30は本発明の第6実施形態に従って、変換タスク作動中に、如何に待ち行列を用いて変換要求を保持するかを示す。図31は本発明の第6実施形態に従って、如何に00CT要求の待ち行列が、安価で済む共用メモリ要求と、システムコール要求とを組み合わせるかを示す。

【0330】第6実施形態の詳細な説明

要求待ち行列の基本機能は、図30に示すように、動的変換プログラムが作動中に為された要求を覚えておくことである。何れの変換システムに於いても、同時に発生することが可能な変換の数には制限がある。典型的には、この制限は1回につき1変換と言うものである。しかし、出される要求の総数又は要求の割合には制限がない。それ故、既に変換プログラムが作動している間に、1つの変換要求が行われる可能性がある。要求待ち行列を用いれば、変換要求は待ち行列に入れられ、その要求を繰り返す必要がなくなる。変換プログラムは待ち行列からその要求を取って、変換を実行する。

【0331】00CTに於いて、動的変換システムは複数の タスク持っている。即ち、1つは要求を取り扱う動的変 換タスクであり、他の1つは、変換要求をする実行タス クである。00CTの待ち行列作成実施は、図31に示すよ うに、安価で済む共用メモリと、システムコールメッセ ージとを一緒に用いて要求待ち行列を形成することによって、単純な待ち行列に改良を加える。未処理の要求がない場合、シードを実行タスクから変換タスクに伝え、変換タスクを遊休状態又はブロック状態にするには、システムコール単独で十分である。しかし、システムコールは高価につく。共用メモリを使って、要求メッセージを実行タスクから変換タスクに伝えることはできるが、変換タスクはそれらのメッセージをブロックすることはできない。それ故、変換タスクは、簡単な共用メモリ待ち行列からメッセージを連続的に受け取るように動作しなければならない。

【0332】00CTの実施に当たっては、システムコール 及び共用メモリの各機構の最良の特徴を利用する。即 ち、変換タスクが既に作動している場合、OOCTは変換タ スクがシステムコールメッセージを待つのをブロックで きるが、共用メモリを介して要求を伝えるようにする。 【0333】図31に示すように、OOCTの要求待ち行列 は実行タスクと変換タスクとの間で、2種類のメッセー ジを使用すると共に、両タスクによってアクセスされる 共用メモリバッファを加える。最初のメッセージは、変 換タスクから実行タスクに送られる。このメッセージ は、実行タスクに、次の要求を送るにはシステムコール を使うよう告げる。このメッセージは、実行タスクに、 変換タスクが共用メモリバッファを空にし、ブロックし ようとしていることを報告する。従って、実行タスクは システムコールを使って要求を送る。変換タスクはメッ セージを受け取り、変換を開始する。システムコールを 使って1つの要求を送った後、実行タスクは変換タスク が作動中であることを知ると、その後の要求を直に共用 メモリバッファに送る。これはシステムコールを使用す るより、遥かに安価で済む。変換タスクは1つの要求を 片づけると、共用メモリバッファを調べる。もしバッフ ァに要求があれば、その要求は取り出されて、変換され る。共用メモリバッファが空の場合には、変換タスクは 実行タスクに再度、システムコールを使用するよう告げ

【0334】00CTの要求待ち行列の利点は、実行タスクの要求送付割合が高いとき、実行タスクは共用モリを使うことができる点と、また、変換タスクに対し要求がゆっくりした割合では入って来るときは、変換タスクはブロックすることができる点である。

【0335】第6実施形態の特別目的

以下のクレームは日本における富士通の特許の翻訳に1 節を加えたものである。すなわち、本発明は、頻繁に分 岐される命令の変換を始めている間も、変換タスクにメ ッセージを送ることによって解釈を続行し、変換処理が 既に進行している時には、変換タスクに対するメッセー ジを待ち行列に入れ、システムコール及び共用メモリの 両機構を用いて、変換要求メッセージの送付性能を改善 する方法である。

【0336】第6実施形態の要約

ここで述べた変換要求の待ち行列は、変換要求を集める一方で、他の変換を実行する機構である。この待ち行列によって、実行タスクは1つの要求を送った後、直ちにその動作を継続することができる。共用メモリとシステムコールを併せて使用することによって、変換待ち行列の効率を改善することができる。本発明は、頻繁に分岐される命令の変換を始めている間も、変換タスクにメッセージを送ることによって解釈を続行し、変換処理が既に進行している時には、変換タスクに対するメッセージを待ち行列に入れ、システムコール及び共用メモリの両機構を用いて、変換要求メッセージの送付性能を改善する方法である。

【0337】本発明の第7実施形態 動的変換のためのページフォールト回復

第7実施形態の概容

動的変換は、1つのマシン語で書いたコンピュータプログラムを、そのプログラムの実行中に、他のマシン語で書いたものに変換するする動作である。動的変換プログラムは変換元マシン命令をターゲットマシン命令に変換する前に、それらを読まなければならない。変換元マシン命令を読んでいる間、変換プログラムはページアウトしたメモリから読むことによって、ページフォールトを起こす可能性があるが、その場合、メモリ(実記憶装置)にページを移す(page in:ページインする)ことは効率的ではない。ここに述べる変換プログラムは、ページアウトデータを読むことなしに、ページフォールトから回復し、変換処理を継続する。

【0338】第7実施形態に関する図の説明

図32は本発明の第7実施形態に従って、変換元命令の 通常実行時には起きないページフォールトを、如何にし て動的変換プログラムがそれを起こす可能性があるかを 示す。図33は変換処理中にページフォールトから回復 し、変換処理を続行するための本発明の第7実施形態に よるアルゴリズムを示す。

【0339】第7実施形態の詳細な説明

動的変換プログラムは、実際に実行される命令のサクセサだけではなく、命令の可能なサクセサの全てを読むから、物理メモリへのコピーに際して、悪い対象であるページにアクセスする可能性がある。例えば、図32に示すように、条件付きブランチ命令は2つのサクセサ、即ちフォールスルーサクセサとブランチテイクンサクセサ(branch taken successor)を有している。CPUが条件付きブランチ命令を実行するとき、もしブランチが取られてなければ、ブランチテイクンサクセサがロードされることは決してない。それ故、ページフォールトは起こらない。動的変換プログラムがブランチ命令を読む際、変換プログラムはどちらのサクセサが実際に実行されるかを知らずに、フォールスルー及びブランチテイクンサクセサの両方を読もうとする。たとえブランチサク

セサが決して実行されなくても、それを読むことがページフォールトを引き起こす可能性がある。

【0340】ページフォールトを扱う通常の方法は、要求されたメモリにページインし、ソフトウエアでメモりアクセスを行い、それから欠陥命令の後に実行を継続する。この方法は2つのコストを伴う。第1は、時間が掛かる。即ち、物理メモリから1つのページを補助記憶に移し、別のページを補助記憶から物理メモリに移し、それからメモりアクセスを行うのに時間が掛かる。第2に、ページインされるメモリのページセットを変えることになる。物理メモリにコピーされるページは、それが再度ページアウトされるまでは、頻繁にはアクセスされないかもしれない。このことは、それを物理メモリにコピーすることが悪い考えであったことを意味する。

【0341】動的変換プログラムは頻繁にページフォールトを起こす可能性があるから、それらページフォールトに掛かる費用を低減することは有益である。動的変換プログラムは、新たなページを物理メモリにコピーしないこと、そして既に物理メモリにあるページを取り去らないようにすることで、余分なページフォールトに掛かる費用を最小にする。こうすることによって、コピー時間を節約し、また、まれにしか参照されないページをコピーすることが確実になくなる。ページをコピーする代わりに、ページフォールトハンドラは、変換プログラムに於ける現在の命令の流れを中断し、制御を変換プログラムの指定するチェックポイントに戻す。

【0342】変換プログラムは基本ブロックと言う単位 から変換元命令を読み取る。もし1つの基本ブロックを 読んでいる間にページフォールトが起きたら、変換プロ グラムはそのブロックを無視し、他の何れかのブロック の変換を続行する。基本ブロックの全てを読んだ後、そ れらは一組のターゲット命令に変換される。ページフォ ールトを起こしたブロックを無視する方法を図33に示 す。基本ブロックを読む前に、変換プログラムはチェッ クポイントを作る。チェックポイント以前の基本ブロッ クの読取りは全て安全で、チェックポイントの後で起こ るページフォールトによる影響を何ら受けることはな い。変換プログラムは次の基本ブロックを読みに掛か る。もしそこでページフォールトが起きたら、直ちにチ ェックポイントにジャンプする。こうして、その基本ブ ロックをスキップして、次の基本ブロックを読むように する。

【0343】第7実施形態の特別目的

本発明の第7実施形態は、メモリアクセスが不首尾の際、ページを物理メモリにコピーすることを止める一方で、変換を続けさせ、動的変換に於けるメモリアクセスコストを低減する方法である。

【0344】第7実施形態の要約

ここで述べたページフォールト回復機構は、非物理的に マッピングしたメモリにアクセスする際の、動的変換コ ストを低減する方法である。この方法は、ページフォールトのために、変換元マシン命令の全てを読むことができない時でさえ、動的変換の継続を可能にする。この発明は、メモリアクセスが不首尾の際、ページを物理メモリにコピーすることを止める一方で、変換を続けさせ、動的変換に於けるメモリアクセスコストを低減する方法である。

【0345】本発明の第8実施形態

動的変換のための変換されたコードからの出口記録第8実施形態の概容

動的変換は、1つのマシン語で書いたコンピュータプログラムを、そのプログラムの実行中に、他のマシン語で書いたものに変換する動作である。動的変換プログラムは命令の実行中にその命令をプロファイリングすることによって、命令を選択し、変換する。頻繁に実行された命令は変換されるが、たまにしか実行されないものは変換されない。変換された命令は、プロファイラによる幾つかの命令の見落とし、即ち、頻繁に解釈実行された命令の見落しを起こす可能性がある。変換されたコードからの特定の出口を記録することによって、頻繁に実行された命令の全てをプロファイルし、それら命令を全て確実に変換することができる。

【0346】第8実施形態に関する図の説明

図34は本発明の第8実施形態によるブランチプロファイラを有する動的変換システムに於ける制御フローのパターンを示す。

【0347】第8実施形態の詳細な説明

"動的変換のためのブランチロガー"と題して記載したたように、動的変換システムは、オリジナルプログラムのブランチ命令を解釈する際、それらをプロファイルし、どの命令が頻繁に実行され、どの命令が頻繁には実行されないかを決定する。ブランチロガーはブランチ命令を単にプロファイルするだけで、全ての頻繁に実行される命令は、頻繁に実行されるブランチを介して到達可能であると仮定する。或る場合には、プロファイルされたブランチを実行せずに、制御フローが変換された命令から解釈された命令に戻されるから、動的変換プログラム自身、この仮定を真ではないとする。変換プログラムはこうした場合を識別することができ、この制御フローを、それがあたかむブランチであるかのようにプロファイルする特定の変換された命令を生成する。

【0348】図34は、制御がどの様にして解釈された命令から変換された命令に流れ、そしてまた、その逆に流れるかを示す。制御が変換された命令から出るときは何時でも、変換プログラムは出口があたかもブランチ命令であるかのようにプロファイルされていることを確かめる。制御が変換された命令から解釈された命令に流れる場合が幾つかある。

【0349】その第1は、非固定変換先へのブランチがある場合である。変換プログラムは、そのブランチの後

で、どの命令が実行されるかを知らないので、その命令を同じ変換ユニットにブランチとして組み合わせることができない。その代わりに、変換プログラムは、変換されたコードから解釈されたコードに戻る出口を生成する。

【0350】第2は、変換中のページフォールトのために、読むことができない命令がある場合である。 "動的変換のためのページフォールト回復"と題して記載したように、変換プログラムは、ページフォールトのために読むことのできない命令ブロックを無視する。変換されたプログラムは、それらのブロックに到達したとき、ジャンプして解釈された命令に戻らなければならない。

【0351】第3は、変換が行われているときに、たまにしか実行されない命令が幾つかある場合である。"動的変換のためのブロックピッキング閾値"と題して記載したように、そうした命令はたまにしか実行されないから、変換されない。しかし、それらの命令は将来、頻繁に実行されるかもしれない。そこで、変換プログラムはそれら命令に対する出口を記録しなければならない。この特徴によって、動的変換システムは、頻繁に実行される命令の分布を変える実行パターンの変更に適応することができるようになる。

【0352】変換されたコードからの出口が記録されるので、より多くの命令が変換される。このことは、命令の変換されたバージョンが存在する機会を増加させる。それ故、動的変換システムを長時間実行した後、1つの変換されたユニットからの出口の殆どが、解釈されたコードへ戻すジャンプの代わりに、他の変換されたユニットへジャンプを起こす。このことは、高速変換された命令をより頻繁に使用することからくる直接利益と共に、ブランチロギング命令を頻繁には実行しないことによる間接利益も持っている。

【0353】第8実施形態の特別目的

本発明の第8実施形態は、変換されたユニットの可能な 出口をプロファイリングすることによって、たとえ頻繁 に実行される命令がプロファイルされた何れのブランチ を通しても到達されない場合でも、それを確実に変換す る方法を目指している。

【0354】第8実施形態の要約

動的変換システムは、頻繁に実行される命令の全てを探して変換しなければならない。これは、ブランチ命令をプロファイリングすることによって完成される。しかし、命令の変換は、プロファイルされたブランチを含まない命令への経路を生成する。それ故、プロファイリングは変換された命令からの出口を含むように広げられる。この発明は、変換されたユニットの可能な出口をプロファイリングすることによって、たとえ頻繁に実行される命令がプロファイルされた何れのブランチを通しても到達されない場合においても、それを確実に変換する方法である。

【0355】本発明の第9実施形態 動的変換のためのブロックピッキング閾値 第9実施形態の概容

動的変換は、1つのマシン語で書いたコンピュータプログラムを、そのプログラムの実行中に、他のマシン語で書いたものに変換する動作である。動的変換プログラムは、頻繁に実行される変換元プログラム部分を全て変換し、たまにしか実行されない部分の全てを無視しなければならない。このことを達成するため、変換システムはブランチ命令をプロファイルし、実行確率が特定の閾値以下の命令に関しては変換を行わない。

【0356】第9実施形態に関する図の説明 図35は、本発明の第9実施形態に従って、動的変換プログラムが如何にブランチプロファイル情報を用いて、基本ブロックの実行確率を計算するかを示す。

【0357】第9実施形態の詳細な説明

動的変換プログラムの目的は、1つのコンピュータプログラムのオリジナル変換元言語命令を、さらに効率の良いターゲット言語命令に変換することによって、そのコンピュータ全体の実行速度を改善することである。動的変換の利点はオリジナルプログラムを実行するための合計時間を、そのプログラムの変換に要する時間と変換されたプログラムの実行時間の和と比較することによって計られる。プログラムのどの部分を変換するにしても、その変換に要する時間はほぼ一定であるから、1部を変換することの利益は、基本的にその部分を使用する回数によって決まる。頻繁に実行される命令は変換する価値があるが、まれにしか実行されない命令はその価値はない

【0358】異なる命令の実行頻度を計るために、動的変換システムはブランチ命令をプロファイルすることができる。このプロファイル情報を用いれば、頻繁に実行される命令を選択することができ、その点で変換することができる。初期命令の後、変換プログラムは、たまにしか実行されないサクセサ命令を読まないようにして、できるだけ多くの頻繁に実行されるサクセサ命令を読もうとする。ブロックピッキング閾値は、サクセサ命令が頻繁に実行されているか、又はたまにしか実行されていないかを決定するのに使用される。

【0359】動的変換プログラムは、基本ブロックと称する単位で命令を読む。1つの基本ブロックでは、全ての命令は同じ回数だけ実行される。従って、命令は、その全てが頻繁に実行されるか、又はその全てがたまにしか実行されないかの何れかとなる。

【0360】動的変換プログラムはブランチ命令からの情報を用いて、基本ブロックが頻繁に実行されるか、たまにしか実行されないかを決定する。この処理を図35に示す。変換プログラムは、実行経路が第1の変換された命令から、与えられた基本ブロックに向けて取られる確率を計算する。第1の基本ブロックは、第1の命令を

含むから、それには100%の確率が与えられる。もしこの現在のブロックがサクセサだけしか持っていなければ、そのサクセサは現在のブロックと同じ実行確率を持っている。もし現在のブロックが条件付きブランチに終わっていれば、現在のブロックの確率は、ブランチプロファイル情報に従って2つのサクセサに分けられる。例えば、現在のブロックの実行確率が50%であって、ブランチ命令で40回実行され、10回取られて終われば、ブランチテイクンサクセサの確率は50%*25%=12.5、フォールスルーサクセサの確率は50%*75%=37.5%となる。

【0361】ブロックピッキング閾値と呼ばれる可変閾値は、頻繁に実行されるブロックを選択するのに使用される。もしブロックの実行確率がこの閾値より大きいか、又は等しければ、そのブロックは高い頻度で使用されると考えて、変換される。またもしブロックの実行確率がこの閾値未満であれば、そのブロックは低い頻度でしか使用されないと考えて、変換さない。

【0362】このブロックピッキング方法の1つの重要な特性は、選択されたブロックセットが接続されることである。この実行確率を計算する方法として、更に複雑な方法、例えば全ての手続きからの確率を加算する等の方法がある。しかし、この方法では、ブロックセットは不連続なものとなる。不連続なブロックセットを変換することは可能だが、もしそれらが全て接続されていれば、変換されたコードを最適化するもっと多くの機会が得られる。

【0363】第9実施形態の特別目的

本発明の第9実施形態は、変換に当たって、たまにしか 実行されないブロックから頻繁に実行されるブロックを 分離する実行確率の閾値を用いて、頻繁に実行される命 令のブロックを選択すると共に、たまにしか実行されな い命令のブロックを無視することによって、動的変換効 率を改善する方法を目指す。

【0364】第9実施形態の要約

動的変換システムのコストは、変換された命令の数に比例すると共に、その利益は変換された命令が実行される 回数に比例する。それ故、頻繁に実行される命令だけを 変換し、たまにしか実行されない命令を無視することが 最も効率的である。本発明は、変換に当たって、たまに しか実行されないブロックから頻繁に実行されるブロックを分離する実行確率の閾値を用いて、頻繁に実行される命令のブロックを選択すると共に、たまにしか実行されない命令のブロックを無視することによって、動的変 換効率を改善する方法である。

【0365】これまで、本発明に関する幾つかの好適実施形態について、それらを図示し、説明してきたが、これら実施形態について、本発明の原理及び精神から逸脱することなく変更が可能であることは、当業者の理解するところであろう。本発明の範囲は、請求の範囲の記載

及びそれと均等なものにある。

【0366】以上の説明により本発明は次のような特徴を有する。

(1)変換先コンピュータアーキテクチャシステム上で変換元コンピュータアーキテクチャエミュレーションシステムであって、変換元オブジェクトコードを対応する変換されたオブジェクトコードにそれぞれ変換し、該変換元オブジェクトコードのブランチ命令の実行数を決定するインタプリタと、対応するブランチ命令の実行数が閾値を越えたときに該変換元オブジェクトコードの命令をセグメントにグループ化し、該セグメントを動的にコンパイルするコンパイラと、を具備するコンピュータアーキテクチャエミュレーションシステム。

【0367】(2) コンパイルされないセグメントに対応するブランチ命令は、メモリに記憶される、前記

(1) に記載のコンピュータアーキテクチャエミュレー ションシステム。

【0368】(3)該閾値を越えなかったブランチ命令 に対応するセグメントは、コンパイルされない、前記 (2)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0369】(4)前記インタプリタが、該変換されたオブジェクトコード命令を実行している間に、コンパイルされないブランチ命令に対応するセグメントは、メモリに記憶される、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0370】(5)前記インタプリタ及び前記コンパイラは、実時間でマルチタスキングオペレーティングシステムにて同時に動作するタスクである、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0371】(6)前記インタプリタによって決定されたブランチ命令のブランチプロファイル情報を記憶するブランチロガーを更に具備する、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。【0372】(7)前記ブランチプロファイル情報は、ブランチアドレス、ブランチサクセサ、非ブランチサクセサ、ブランチ実行カウント、及びブランチテイクンカウントを含み、前記ブランチプロファイル情報は、ブランチ命令エミュレーションの間に前記インタプリタによって記録される、前記(6)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0373】(8)変換可能な命令へのジャンプ又はそれからのジャンプを実行するブランチ命令の後にコードフラグが置かれ、該対応するコードフラグを参照することにより、該対応するブランチ命令に対するサクセサ命令が変換可能か否かを決定すべくチェックされる、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0374】(9)ブランチ命令に対するサクセサ命令の実行数が対応する閾値を上回ったとき、該ブランチ命令の最初の変換が実行される、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0375】(10)頻繁にブランチされる命令に対応するセグメントの変換を開始するため、前記インタプリタが変換元オブジェクトコードのエミュレーションを継続している間、前記インタプリタと前記コンパイラとが通信する、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0376】(11)変換されるべきセグメントを記憶する待ち行列が所定の容量に達したとき、閾値を上げることによって、コンパイルされるべきセグメントのコンパイル率が制御される、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0377】(12)前記コンパイラは、コンパイルが開始されたアドレスに対応するプロファイルを使用して、メモリに記憶されている各命令を順次追跡する間に、最適化されたオブジェクトコードを生成する、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0378】(13)前記コンパイラは、ブロックが起こしたページフォールトを検出した際にはブロックをコンパイルせず、ブランチロガーにブランチ情報を記録するためのオブジェクトコードを作成する、前記(12)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0379】(14)命令実行処理が所定の実行率でタイムリーに実行されていない場合、前記コンパイラは、プロファイルを用いて実行状態を追跡し、ブランチカウントが所定数を下回っているか否かをチェックし、ブランチ情報を記録するためオブジェクトコードを作成する、前記(13)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0380】(15)実行数を含む変換元オブジェクトコードにおけるブランチ命令のプロファイル情報を記憶するとともに、頻繁に実行されるブランチ命令のプロファイル情報を記録するキャシュと、頻繁には実行されないブランチ命令のプロファイル命令を記憶するブランチログと、を含むブランチロガー、を更に具備する、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0381】(16)プロファイル情報は、ブランチアドレス情報とブランチ変換先情報とを組み合わせてキャシュに組織される、前記(15)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0382】(17)キャッシュに組織されるプロファイル情報は複数のグループに記憶され、各グループはプロファイル情報のエントリの降順にそれぞれのグループ内に組織される、前記(16)に記載のコンピュータア

ーキテクチャエミュレーションシステム。

【0383】(18)各ブランチ命令はシードであり、前記コンパイラは、変換元オブジェクトコードのセグメントを選択して、該シード及び該ブランチのプロファイル情報に基づいてコンパイルするブロックピッカと、該セグメントを命令の線形リストへと平坦化するブロックレイアウトユニットと、オリジナル命令を変換されたコードモグメント命令に実際にコンパイルする最適化コード発生ユニットと、を更に含む、前記(1)に記載のコンピュータアーキテクチャエミュレーションシステム。【0384】(19)ブロックピッカは、オリジナル命令を記述する制御フローグラフを生成してコンパイルし、該制御フローグラフをではしてコンパイルし、該制御フローグラフをブロックレイアウトユニットに渡す、前記(18)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0385】(20)変換先コンピュータアーキテクチ ャシステム上で変換元コンピュータアーキテクチャをエ ミュレートするコンピュータアーキテクチャエミュレー ションシステムであって、変換元オブジェクトコード を、対応する変換されたオブジェクトコードに、それぞ れ変換すると共に、それぞれが変換されたオブジェクト コード命令の実行の間に、実時間で変換元オブジェクト コードのブランチ情報をプロファイルする複数のインタ プリタと、前記複数のインタプリタの何れかからの変換 元オブジェクトコード命令を、変換元オブジェクトコー ドに於ける対応するブランチ命令に基づいてセグメント にグループ化し、対応するブランチ命令の実行数が閾値 より大きいとき、変換元オブジェクトコードのセグメン トを動的にコンパイルするコンパイラと、を具備するコ ンピュータアーキテクチャエミュレーションシステム。 【0386】(21)前記複数のインタプリタの各々 は、ブランチ命令をプロファイルすると共に、閾値を越 えなかったブランチ命令を、ブランチロガーをコールし て記憶する、前記(20)に記載のコンピュータアーキ テクチャエミュレーションシステム。

【0387】(22)変換先コンピュータアーキテクチャシステム上で変換元コンピュータアーキテクチャをエミュレートするコンピュータアーキテクチャエミュレーションシステムであって、変換元オブジェクトコードを対応する変換されたオブジェクトコードにそれぞれ変換するインタプリタであって、変換元オブジェクトコードのブランチ命令を、各ブランチ命令に関する実行数を記憶すると共にその実行数を閾値と比較することによって、プロファイルし、閾値を越えたブランチ命令をシードとして指定するインタプリタと、該シードに基づいて、変換元オブジェクトコード命令をセグメントにグループ化し、前記インタプリタによる変換及びプロファイリングの間に、変換元オブジェクトコードのセグメントを動的にコンパイルするコンパイラと、を具備するコンピュータアーキテクチャエミュレーションシステム。

【0388】(23)各セグメントは、対応するシード に基づいて変換元オブジェクトコードを最適化した結果 得られた命令を含み、各セグメントは、単位として導入 及び非導入される、前記(22)に記載のコンピュータ アーキテクチャエミュレーションシステム。

【0389】(24) コンパイルされないセグメントに対応するブランチ命令はメモリに記憶され、閾値を越えないブランチ命令に対応するセグメントはコンパイルされない、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0390】(25)前記インタプリタによって決定されたブランチ命令のブランチプロファイル情報を記憶するブランチロガーを更に具備し、該ブランチプロファイル情報は、ブランチアドレス、ブランチサクセサ、非ブランチサクセサ、ブランチ実行カウント、及びブランチテイクンカウントを含むとともに、ブランチ命令のエミュレーションの間に、前記インタプリタによって記録される、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0391】(26)変換可能な命令へのジャンプ又はそれからのジャンプを実行するブランチ命令の後にコードフラグが置かれ、対応するコードフラグを参照して、対応するブランチ命令が変換可能か否かを決定するために、サクセサ命令がチェックされる、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0392】(27)ブランチ命令に対するサクセサ命令の実行数が閾値を上回ったときにブランチ命令が最初に変換される、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0393】(28)変換されるべきセグメントを記憶する待ち行列が所定の容量に達したとき、閾値を上げることによって、セグメントのコンパイル率が、コンパイルされるべく制御される、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0394】(29)命令実行処理が所定の実行率でタイムリーに実行されていない場合に、前記コンパイラは、プロファイルを用いて実行状態を追跡し、ブランチカウントが所定数を下回っているか否かをチェックし、ページフォールトのようなブランチ情報を記録するためのオブジェクトコードを作成する、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0395】(30)実行数を含む変換元オブジェクトコードにおけるブランチ命令のプロファイル情報を記憶するブランチロガーであって、頻繁に実行されるブランチ命令のプロファイル情報を記憶するキャシュと、頻繁には実行されないブランチ命令のプロファイル命令を記憶するブランチログと、を含むブランチロガー、を更に具備し、プロファイル情報は、ブランチアドレス情報と

ブランチ変換先情報とを組み合わせてキャシュに組織されるとともに、該プロファイル情報は、複数のグループに、該グループへのエントリの降順に記憶される、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0396】(31)前記コンパイラは、変換元オブジェクトコードのセグメントを選択し、該シード及び該ブランチのプロファイル情報に基づいてコンパイルするブロックピッカであって、オリジナル命令を記述する制御フローグラフを生成し、そのグラフをコンパイルするブロックピッカと、該制御フローグラフを命令の線形リストへと平坦化するブロックレイアウトユニットと、オリジナル命令を変換されたコードセグメント命令に実際にコンパイルする最適化コード発生ユニットと、を更に含む、前記(23)に記載のコンピュータアーキテクチャエミュレーションシステム。

【0397】(32)多重タスキング変換先コンピュータアーキテクチャ上で変換元コンピュータアーキテクチャをエミュレートする多重タスキングコンピュータアーキテクチャエミュレーションシステムであって、変換元オブジェクトコードを対応する変換されたオブジェクトコードのブランチ命令の実行数を決定するインタプリタタスクと、多重タスキング変換先コンピュータアーキテクチャ上で前記インタプリタタスクと共に動作するコンパイラタスクであって、対応するブランチ命令の実行数が閾値を越えたとき変換元オブジェクトコードの命令をセグメントにグループ化し、このセグメントを動的にコンパイルするコンパイラタスクと、を具備する多重タスキングコンピュータアーキテクチャエミュレーションシステム。

【0398】(33)前記多重タスキングコンピュータアーキテクチャエミュレーションシステムは動的変換システムであり、前記多重タスキングコンピュータアーキテクチャシステムは、前記インタプリタタスクによって送られるコンパイル要求の率と、前記コンパイラタスクによって完成されるコンパイルの率とを、閾値を変えることによってコンパイラタスクが遊休状態に入らないようにしつつ、等しくするソフトウェアフィードバック、を更に具備する、前記(32)に記載の多重タスキングコンピュータアーキテクチャエミュレーションシステム。

【0399】(34)前記コンパイラタスクによってコンパイルされるべきセグメントを記憶する待ち行列を更に具備し、閾値は前記コンパイラタスクをon又はoffする最小閾値と比較される、前記(33)に記載の多重タスキングコンピュータアーキテクチャエミュレーションシステム。

【図面の簡単な説明】

【図1】本発明の好適実施形態による00CTシステムの高

レベルアーキテクチャを示すブロック図である。

【図2】最適化オブジェクトコード変換の主要構成要素 を、オリジナルコードの1つのセクションをコンパイル するための制御フローと共に示す流れ図である。

【図3】通常の実行時に於ける最適化オブジェクトコード変換の制御フローを示す流れ図である。

【図4】各種変数を設定した時の00CTバッファの概略図である。

【図5】(a)、(b)及び(c)は変換テーブルの構造を示す概略図である。

【図6】インタプリタがセグメントに入り、そして其処から出る過程を示すブロック図である。

【図7】セグメントを生成し、インタプリタによるセグメントへの到達を可能とし、旧セグメントには到達不能とし、そして旧セグメントを削除するコンパイル方法を示すブロック図である。

【図8】BRANCH_RECORDの構造を示すブロック図であ る.

【図9】BRANCH_RECORDs を記憶する大きいハッシュテーブルの一部としてのブランチログの構造を示す概略図である。

【図10】BRANCH_L1_RECORDs の2次元配列であるL 1キャッシュを示す概略図である。

【図11】インタプリタによるL1キャッシュの動作を 実行する方法を示す概略図である。

【図12】本発明の実施形態によるコンパイラの全体構造を示す概略図である。

【図13】本発明の実施形態によるブロックピッカの例を示す概略図である。

【図14】ENTRY 命令とGOTO命令の間にフィルを挿入した2つの外部入力点を備えたコードアウトラインを示すブロック図である。

【図15】OASSIGN 挿入例を示すブロック図である。

【図16】デッドコード削除及びアドレスチェック削除 の例を示すブロック図である。

【図17】アドレスチェック削除の例を示すブロック図 である。

【図18】共通部分式削除("CSE")の例を示すブロック図である。

【図19】コピー伝播の例を示すブロック図である。

【図20】 定数の畳込み例を特に示す。

【図21】本発明の実施形態による比較インフラストラクチャをを有する上記処理の例を特に示す。

【図22】異なる周囲命令に対して同じ命令のためのコードを発生するコード発生例を特に示す。

【図23】本発明の第2実施形態による動的最適化オブジェクトコード変換に用いるシステム構成を示す。

【図24】本発明の第3実施形態による同時動的変換に

用いるシステム構成を示す。

【図25】本発明の第3実施形態に従ってインタプリタとコンパイラを、例えば1つのタスク実行に際して結合する場合と、例えばそれらを異なるタスク実行に際して分離する場合との差を示す。

【図26】本発明の第4実施形態に従って、どの命令が変換可能であり、どの命令が変換不能であるかを記録するのに使用する変換テーブルを示す。

【図27】本発明の第4実施形態による方法が、エミュレータに関するプロファイリング負担を如何に低減するかを示す。

【図28】本発明の第5実施形態によりインタプリタと コンパイラを分離した動的変換システムの全体構造を示す

【図29】本発明の第5実施形態によるソフトウエアフィードバック機構の構成要素を示す。

【図30】本発明の第6実施形態によって、変換タスク 実行中に、如何に待ち行列を用いて変換要求を保持する かを示す。

【図31】本発明の第6実施形態によって、如何に00CTが要求する待ち行列が、安価な共用メモリ要求と、システムコール要求とを組み合わせるかを示す。

【図32】本発明の第7実施形態によって、変換元命令の通常実行時には起きないページフォールトを、如何にして動的変換プログラムがそれを起こす可能性があるかを示す.

【図33】変換処理中にページフォールトから回復し、 変換処理を続行するための本発明の第7実施形態による アルゴリズムを示す。

【図34】本発明の第8実施形態によるブランチプロファイラを有する動的変換システムに於ける制御フローのパターンを示す。

【図35】本発明の第9実施形態によって、動的変換プログラムが如何にブランチプロファイル情報を用いて、基本ブロックの実行確率を計算するかを示す。

【符号の説明】

100…00CTシステム

104…コンパイラ

108…コンパイルされたコードセグメント

110…インタプリタ

112…ブランチロガー

114…ブロックピッカ

116…ブロックレイアウトユニット


118…最適化コード発生ユニット

120…セグメント導入ユニット

124…IL (中間言語) 発生器


126…オプティマイザ

128…コード発生器




【図4】


【図14】



【図5】




【図6】




【図7】

【図9】





【図11】




【図12】

【図15】









【図27】


【図31】




【図30】



【図34】



【図35】



フロントページの続き

(72)発明者 ジョセフ エー.バンクアメリカ合衆国、ニューヨーク 10016、ニューヨーク、イースト トゥエンティエイス ストリート 114、ナンバー2シー

(72)発明者 チャールズ ディー. ガレット

アメリカ合衆国, ワシントン 98115, シアトル, ブルックリン アベニュ ノース イースト 6320

(72) 発明者 和田 美加代

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 櫻井 三男

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内